CENTRO UNIVERSITÁRIO DA FEI

DANIEL BELO DE CARVALHO

# ESTUDO DO COMPORTAMENTO DA CORRENTE DE FUGA DO DRENO DO DIAMANTE SOI nMOSFET EM ALTAS TEMPERATURAS

São Bernardo do Campo

2012

DANIEL BELO DE CARVALHO

# ESTUDO DO COMPORTAMENTO DAS CORRENTES DE FUGA DO DRENO DO DIAMENTE SOI nMOSFET EM ALTAS TEMPERATURAS

Dissertação de Mestrado apresentada ao Centro Universitário da FEI como parte dos requisitos necessários para obtenção do título de Mestre em Engenharia Elétrica.

Orientador: Profº. Dr. Marcello Bellodi

São Bernardo do Campo

2012

Carvalho, Daniel Belo de.
Estudo do comportamento das correntes de fuga do dreno do Diamante SOI nMOSFET em altas temperaturas / Daniel Belo de Carvalho. São Bernardo do Campo, 2012.
119 f. : il.

Dissertação (Mestrado) - Centro Universitário da FEI.
Orientador: Prof. Dr. Marcello Bellodi

1. Diamante SOI nMOSFET. 2. Corrente de fuga do dreno. 3. Altas temperaturas. I. Bellodi, Marcello, orient. II. Título.

CDU 621.381

Centro Universitário da FEI

# APRESENTAÇÃO DE DISSERTAÇÃO
# ATA DA BANCA JULGADORA

PGE- 10

## Programa de Mestrado de Engenharia Elétrica

Aluno: Daniel Belo de Carvalho

Matrícula: 1093194

Título do Trabalho: **ESTUDO DO COMPORTAMENTO DA CORRENTE DE FUGA DO DRENO DO DIAMANTE SOI nMOSFET EM ALTAS TEMPERATURAS.**

Área de Concentração: Dispositivos Eletrônicos Integrados

Orientador: Prof. Dr. Marcello Bellodi

**ORIGINAL ASSINADA**

Data da realização da defesa: 14 / Junho / 2012

A Banca Julgadora abaixo-assinada atribuiu ao candidato o seguinte:

APROVADO ☒ REPROVADO ☐

São Bernardo do Campo, 14 / junho / 2012.

**MEMBROS DA BANCA JULGADORA**

Prof. Dr. Marcello Bellodi

Ass.: _____

Prof. Dr. Salvador Pinillos Gimenez

Ass.: _____

Prof. Dr. Carlos Alberto dos Reis Filho

Ass.: _____

**VERSÃO FINAL DA DISSERTAÇÃO**

**ENDOSSO DO ORIENTADOR APÓS A INCLUSÃO DAS RECOMENDAÇÕES DA BANCA EXAMINADORA**

_____

Aprovação do Coordenador do Programa de Pós-graduação

_____

Prof. Dr. Carlos Eduardo Thomaz

## AGRADECIMENTOS

Ao Prof. Dr. Marcello Bellodi, por suas orientações e contribuições, por sua infinita paciência e dedicação, por seu incentivo e principalmente por sua amizade ao longo deste trabalho.

Aos professores do curso de mestrado, Dr. Marcelo Antonio Pavanello, Dr. Marcello Bellodi, Drª. Michelly de Souza, Drª. Paula Ghedini Der Agopian, Dr. Renato Camargo Giacomini e Dr. Salvador Pinillos Gimenez, por ensinar-me e compartilharem comigo seus conhecimentos durante o período do curso.

Aos professores Drª Milene Galeti e Dr. Salvador Pinillos Gimenez por suas contribuições no exame de qualificação deste trabalho.

Aos amigos de curso, Frederico Marion Madeira e Renato Duganieri Leoni, por estarem sempre dispostos a me ajudar.

A minha querida e amada esposa, Andréia, por seu amor, compreensão, paciência e incentivo para a conclusão deste trabalho.

Ao maior presente de Deus na minha vida, meu querido e amado filho, Miguel, por me ensinar o que é o amor incondicional.

Aos meus pais (João e Sileide) e, aos meus sogros (José e Idalice), que sempre me apoiaram, acreditaram e ajudaram nesta jornada.

E, à todas as pessoas que, de alguma forma, contribuíram para a realização deste trabalho e que foram aqui involuntariamente omitidas.

## RESUMO

Neste trabalho foi avaliado o comportamento da corrente de fuga do dreno ($I_{DLeak}$) em transistores do tipo Diamante SOI nMOSFET (DSM) operando desde a temperatura ambiente (27ºC) até 300ºC.

Foram realizadas simulações numéricas tridimensionais com os DSM para diferentes ângulos α (53º, 74º, 90º, 127º e 152º), no intuito de avaliar o comportamento de $I_{DLeak}$ bem como sua distribuição e composição de portadores ao longo do canal dos dispositivos, operando desde a temperatura ambiente até altas temperaturas. Além da variação da temperatura, as estruturas propostas neste trabalho foram submetidas a uma tensão constante negativa entre a porta e o substrato $V_{GB}$ iguais à 0V, -2V, -5V e -10V, com o objetivo de entender a influência da polarização de substrato no comportamento de $I_{DLeak}$.

Analisando os resultados constatou-se que $I_{DLeak}$ é altamente dependente da temperatura, ou seja, quanto maior a temperatura de operação maior sua intensidade. Também foi observado em todos os dispositivos estudados que $I_{DLeak}$ é majoritariamente composta por elétrons para toda faixa de temperatura e polarizações estudadas.

Quando aplicado tensão negativa no substrato, houve uma redução na intensidade de $I_{DLeak}$ em aproximadamente 71% quando comparados $V_{GB}$=0V com $V_{GB}$=-10V para toda faixa de temperatura avaliada ao longo deste trabalho. Esta redução ocorre porque nestas condições de polarização, a primeira interface compreendida entre o óxido de porta e o canal e a segunda interface entre o canal e o óxido enterrado estão em acumulação, resultando eletricamente na redução das áreas efetivas das junções compreendidas entre fonte / canal e canal / dreno. Como $I_{DLeak}$ é diretamente proporcional a área de junção, a redução da área contribui significativamente para a redução de $I_{DLeak}$.

A comparação entre os DSM, em função do ângulo α nas mesmas condições de temperatura e polarização, apresentou uma redução da intensidade de $I_{DLeak}$ na ordem de 50% quando comparados os dispositivos com os ângulos extremos, isto é, para $\alpha=53^o$ e $\alpha=152^o$.

Já na comparação realizada entre os DSM e seus respectivos equivalentes Convencionais SOI nMOSFETs (CSM), obteve-se os seguintes resultados: o CSM apresentou uma intensidade média de $I_{DLeak}$ menor em aproximadamente 69% para toda faixa de temperatura com $V_{GB}$=0V, quando comparado o DSM de $\alpha=53^o$ com seu respectivo CSM de L=7µm. Entre o DSM de $\alpha=152^o$ com o CSM de L=1,75µm, o CSM apresentou uma intensidade média de $I_{DLeak}$ menor em 19% para toda faixa de temperatura com $V_{GB}$=0V.



Palavras-chave: Diamante SOI nMOSFET. Corrente de fuga do dreno. Altas temperaturas.

## ABSTRACT

In this study was evaluated the drain leakage current behavior ($I_{DLeak}$) in Diamond SOI nMOSFET (DSM) transistors operating from room temperature (27ºC) up to 300ºC.
Three-dimensional numerical simulations were performed with DSM for different angles α (53º, 74º, 90º, 127º and 152º), in order to evaluate $I_{DLeak}$ behavior its and distribution and composition of carriers along the channel length of these devices. Besides the temperature variation, the structures proposed in this work were biased with a constant negative bias between the gate and substrate $V_{GB}$ being 0V, -2V, -5V e -10V, in order to understand the substrate polarization influences on $I_{DLeak}$ behavior.
Analyzing the results it was found that $I_{DLeak}$ is highly dependent of the temperature, i.e., as the temperature increases $I_{DLeak}$ also increases. Besides that, it was observed for all devices studied, $I_{DLeak}$ is predominantly composed by electrons for whole temperature range and bias investigated in this work.
When it was applied a negative bias on the substrate, $I_{DLeak}$ intensity reduced in approximately 71% when compared $V_{GB}$=0V with $V_{GB}$=-10V for whole temperature range. This reduction occurs because under these conditions of bias, the first interface between the gate oxide and channel and the second interface between the channel and the buried oxide are in accumulation mode, resulting in reduction of the electrically effective areas of the junctions between source-channel and channel-drain. As $I_{DLeak}$ is directly proportional to the junction area, it contributes to $I_{DLeak}$ reduction.
The comparison between DSM as a function of angle α, in the same bias and temperature conditions, it showed $I_{DLeak}$ intensity reduction of about 50% when compared devices for $\alpha=53^{o}$ e $\alpha=152^{o}$.
In the comparison performed between of the DSM and their equivalent Conventional SOI nMOSFETs (CSM), the results obtained were: CSM had an average intensity of $I_{DLeak}$ lower by approximately 69% for the whole temperature range for $V_{GB}$=0V, when compared DSM of $\alpha=53^{o}$ with its respective CSM of L=7µm. Between the DSM of $\alpha=152^{o}$ and the CSM of L=1.75µm, CSM had an $I_{DLeak}$ average intensity lower by 19% for the whole temperature range when $V_{GB}$ assumes 0V.



Key words: Diamond SOI nMOSFET. Drain Leakage current. High Temperatures.

## LISTA DE FIGURAS

Figura 2.1 – Perfil do inversor CMOSFET convencional (A) e do inversor SOI MOSFET (B) [adaptado de [18]].....19
Figura 2.2 – Corte da seção transversal de um transistor SOI MOSFET canal tipo N.....20
Figura 2.3 – Diagrama de faixa de energia de um transistor SOI parcialmente depletado.....22
Figura 2.4 – Diagrama de faixa de energia de um transistor SOI totalmente depletado.....23
Figura 2.5 – Estrutura 3D (A) e vista superior (B) de um Diamante SOI MOSFET [figura adaptada de [8]].....27
Figura 2.6 – Região da porta onde ocorre o vetor soma das componentes do campo elétrico para $0^o \leq \alpha \leq 90^o$ [8].....30
Figura 2.7 - Região da porta onde ocorre o vetor soma das componentes do campo elétrico para $90^o \leq \alpha \leq 180^o$ [8].....30
Figura 2.8 – Esquema da polarização reversa nos DSM.....32
Figura 3.1 – Estrutura 3D (A), vista superior (B) e corte da seção transversal (C) do dispositivo Diamante SOI nMOSFET com $\alpha=90^o$.....36
Figura 3.2 – Estrutura 3D (A), vista superior (B) e corte da seção transversal (C) do dispositivo Convencional SOI nMOSFET com L=4µm.....37
Figura 4.1 – Grades de pontos para os dispositivos Diamante SOI nMOSFET com ângulos α iguais a $152^o$ (A), $127^o$ (B), $90^o$ (C), $74^o$ (D) e $53^o$ (E).....40-41
Figura 4.2 – Exemplo do método de extração da corrente de fuga $I_{DLeak}$ em toda faixa de temperatura para o DSM com $\alpha=90^o$ e $V_{GB}=0V$.....43
Figura 4.3 – Exemplo da curva da corrente de fuga do dreno $I_{DLeak}$ em função da temperatura no DSM com $\alpha=90^o$, $V_{DS}=100mV$, $V_{GS}=-0,5V$ e $V_{GB}=0V$.....44
Figura 4.4 – Exemplo do posicionamento do plano de corte no sentido longitudinal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com $\alpha=90^o$.....45
Figura 4.5 – Exemplo do plano de corte resultante no sentido longitudinal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com $\alpha=90^o$ através das linhas de corte 1 e 2.....45
Figura 4.6 – Exemplo da densidade total de corrente de fuga do dreno e a composição de seus portadores resultantes pelos cortes feitos pela linha 1 (A) e linha 2 (B).....46-47

Figura 4.7 – Exemplo da distribuição da densidade total de corrente de fuga do dreno no filme de silício através do corte longitudinal no DSM com α=90º, tensão de substrato $V_{GB}$=0V e temperatura de 300ºC.....47
Figura 4.8 – Exemplo do posicionamento do plano de corte no sentido transversal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º.....48
Figura 4.9 – Exemplo do plano de corte resultante no sentido transversal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º através das linhas de corte 3 e 4.....48
Figura 4.10 – Exemplo da densidade total de corrente de fuga do dreno e a composição de seus portadores obtido pelo corte da linha 3.....49
Figura 4.11 – Exemplo da distribuição da densidade total de corrente de fuga do dreno no filme de silício através do corte transversal no DSM com α=90º, tensão de substrato $V_{GB}$=0V e temperatura de 300ºC.....50
Figura 5.1 – Curvas características $I_{DS}$ em função de $V_{GS}$ do DSM com α=127º e tensão do substrato $V_{GB}$=0V (A), $V_{GB}$=-5V (B) e a comparação entre as tensões aplicada no substrato (C).....52
Figura 5.2 – Curvas características $I_{DS}$ em função de $V_{GS}$ do DSM com α=90º e tensão do substrato $V_{GB}$=0V (A), $V_{GB}$=-5V (B) e a comparação entre as tensões aplicada no substrato (C).....53
Figura 5.3 – Corrente de fuga do dreno em função da temperatura para os diferentes níveis de tensões de substrato para o DSM com α=127º.....54
Figura 5.4 – Corrente de fuga do dreno em função da temperatura para os diferentes níveis de tensões de substrato para o DSM com α=90º.....55
Figura 5.5 – Esquema de redução de $I_{DLeak}$ devido tensão negativa aplicada no substrato.....56
Figura 5.6 – Comparação da corrente de fuga do dreno normalizada $I_{DLeak}$/(W/L) entre os dispositivos Diamantes SOI nMOSFET em função da temperatura e da influência da tensão negativa aplicada no substrato para $V_{GB}$=0V (A) e $V_{GB}$=-10V (B) .....58
Figura 5.7 – Comportamento de $I_{DLeak}$/(W/L) em função do ângulo α, com tensão de substrato $V_{GB}$=0V e $V_{GB}$=-10V.....60
Figura 5.8 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com α=127º e $V_{GB}$=0V.....62
Figura 5.9 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com α=127º e $V_{GB}$=-5V.....63

Figura 5.10 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com $\alpha=127^o$ e $V_{GB}$=-10V.....64
Figura 5.11 - Densidade total de corrente de fuga do dreno resultante dos cortes provenientes das linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=152^o$.....65
Figura 5.12 - Densidade total de corrente de fuga do dreno resultante dos cortes gerados pelas linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=90^o$.....66
Figura 5.13 - Densidade total de corrente de fuga do dreno resultante dos cortes efetuados pelas linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=74^o$.....67
Figura 5.14 - Densidade total de corrente de fuga do dreno resultante dos cortes obtidos através das linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=53^o$.....68
Figura 5.15 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes feitos pelas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^o$ e $V_{GB}$=0V.....71
Figura 5.16 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^o$ e $V_{GB}$=-5V.....72
Figura 5.17 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes nas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^o$ e $V_{GB}$=-10V.....73
Figura 5.18 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes obtidos através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=152^o$.....74
Figura 5.19 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes efetuados pelas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=90^o$.....75
Figura 5.20 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes provenientes das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=74^o$.....76
Figura 5.21 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes indicados através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=53^o$.....77
Figura 5.22 – Distribuição de $J_{TLeak}$ no filme de silício através do corte longitudinal para os DSM com $\alpha=152^o$ (A), $\alpha=90^o$ (B) e $\alpha=53^o$ (C), tensão de substrato $V_{GB}$=0V e temperatura de 300$^o$C.....79
Figura 5.23 – Distribuição de $J_{TLeak}$ no filme de silício através do corte longitudinal para os DSM com $\alpha=152^o$ (A), $\alpha=90^o$ (B) e $\alpha=53^o$ (C), tensão de substrato $V_{GB}$=-10V e temperatura de 300$^o$C.....80
Figura 5.24 – Distribuição de $J_{TLeak}$ no filme de silício através do corte transversal para os DSM com $\alpha=152^o$ (A), $\alpha=90^o$ (B) e $\alpha=53^o$ (C), tensão de substrato $V_{GB}$=0V e temperatura de 300$^o$C.....81

Figura 5.25 – Distribuição de $J_{TLeak}$ no filme de silício através do corte transversal para os DSM com α=152$^o$ (A), α=90$^o$ (B) e α=53$^o$ (C), tensão de substrato $V_{GB}$=-10V e temperatura de 300$^o$C.....82
Figura 5.26 – Comparação de $I_{DLeak}$/(W/L) entre os dispositivos DSM com seu CSM equivalente, sendo α=53$^o$ com L=7µm (A), α=74$^o$ com L=5µm (B), α=90$^o$ com L=4µm (C), α=127$^o$ com L=2,5µm (D) e α=152$^o$ com L=1,75µm (E), em função da temperatura e da tensão aplicada no substrato.....85-86
Figura 5.27 – Comparação de $I_{DLeak}$/(W/L) entre os DSM e seus equivalentes CSM para as temperaturas de 100$^o$C, 200$^o$C e 300$^o$C, com $V_{GB}$=0V.....88
Figura 5.28 – Comparação de $I_{DLeak}$/(W/L) entre os DSM e seus equivalentes CSM para 100$^o$C, 200$^o$C e 300$^o$C, com $V_{GB}$=-10V.....88
Figura 5.29 – Comparação de $J_{TLeak}$ entre o DSM de α=127$^o$ com seu equivalente CSM de L=2,5µm resultante dos cortes indicados pelas linhas 1 (A), 2 (B) e 3 (C) para 100$^o$C, 200$^o$C e 300$^o$C, com $V_{GB}$=0V.....89
Figura 5.30 – Comparação de $J_{TLeak}$ entre o DSM de α=127$^o$ com seu equivalente CSM de L=2,5µm obtidos dos cortes indicados pelas linhas 1 (A), 2 (B) e 3 (C) para 100$^o$C, 200$^o$C e 300$^o$C, com $V_{GB}$=-10V.....90
Figura 5.31 – Comparação de $J_{TLeak}$ entre o DSM de α=90$^o$ com seu equivalente CSM de L=4µm através dos cortes realizados pelas linhas 1 (A), 2 (B) e 3 (C) para temperatura de 200$^o$C.....91
Figura 5.32 – Comparação de $J_{TLeak}$ entre o DSM de α=53$^o$ com seu respectivo CSM de L=7µm resultante dos cortes dados pelas linhas 1 (A), 2 (B) e 3 (C) para temperatura de 300$^o$C.....92

## LISTA DE SÍMBOLOS

| | |
|---|---|
| Aj | Área da junção entre fonte / canal ou dreno / canal [$\mu m^2$] |
| $A_{CSM}$ | Área da porta do transistor Convencional SOI MOSFET [$\mu m^2$] |
| $A_{DSM}$ | Área da porta do transistor Diamante SOI MOSFET [$\mu m^2$] |
| b | Base menor dos trapézios que formam a região hexagonal do Diamante [µm] |
| B | Base maior dos trapézios que formam a região hexagonal do Diamante [µm] |
| $C'_{ox1}$ | Densidade de capacitância do óxido de porta [$F/cm^2$] |
| $C'_{ox2}$ | Densidade de capacitância do óxido enterrado [$F/cm^2$] |
| $C'_{Si}$ | Densidade de capacitância de depleção no semicondutor [$F/cm^2$] |
| $D_n$ | Coeficiente de difusão do elétron [$cm^2/s$] |
| $\vec{E}_1$ | Componente do vetor campo elétrico longitudinal formado pela região triangular da geometria hexagonal do Diamante [V/cm] |
| $\vec{E}_2$ | Componente do vetor campo elétrico longitudinal formado pela região triangular da geometria hexagonal do Diamante [V/cm] |
| $E_C$ | Nível inferior de energia da faixa de condução [eV] |
| $E_F$ | Nível de Fermi [eV] |
| $E_{FM}$ | Nível de Fermi do metal [eV] |
| $E_g$ | Nível de energia da faixa proibida [eV] |
| $E_i$ | Nível intrínseco do semicondutor [eV] |
| $E_V$ | Nível superior de energia da faixa de valência [eV] |
| $E_{Vácuo}$ | Nível de energia do vácuo [eV] |
| $g_m$ | Transcondutância [S] |
| $I_{DS}$ | Corrente de dreno [A] |
| $I_{DS_CSM}$ | Corrente de dreno do dispositivo Convencional SOI MOSFET [A] |
| $I_{DS_DSM}$ | Corrente de dreno do dispositivo Diamante SOI MOSFET [A] |
| $I_{DLeak}$ | Corrente de fuga do dreno [A] |
| $I_{Leak}$ | Corrente de fuga da junção PN [A] |
| $J_{Elétrons}$ | Densidade de elétrons [$nA/\mu m^2$] |
| $J_{Lacunas}$ | Densidade de lacunas [$nA/\mu m^2$] |
| $J_{TLeak}$ | Densidade total de corrente de fuga [$nA/\mu m^2$] |
| K | Constante de Boltzmann ($1{,}38 \times 10^{-23}$) [J/K] |
| L | Comprimento de canal [µm] |
| N+ | Concentração local de elétrons [$cm^{-3}$] |

| | |
|---|---|
| $N_A$ | Concentração de impurezas do tipo P [$cm^{-3}$] |
| $n_i$ | Concentração intrínseca de portadores no silício [$cm^{-3}$] |
| P+ | Concentração local de lacunas [$cm^{-3}$] |
| Pj | Perímetro da junção entre fonte / canal ou dreno / canal [µm] |
| q | Carga elementar do elétron (1,6 x $10^{-19}$) [C] |
| $Q_{depl}$ | Densidade de carga na região de depleção [$C/cm^2$] |
| $Q_{ox}$ | Densidade de cargas fixas no óxido de porta [$C/cm^2$] |
| $Q_{SS}$ | Densidade de cargas efetiva no óxido de porta [$C/cm^2$] |
| T | Temperatura [K] |
| $t_{BOX}$ | Espessura do óxido enterrado [nm] |
| $t_{OX}$ | Espessura do óxido de porta [nm] |
| $t_{Si}$ | Espessura do filme de silício [nm] |
| $V_D$ | Tensão aplicada ao dreno [V] |
| $V_{FB}$ | Tensão de faixa plana [V] |
| $V_G$ | Tensão aplicada nà porta [V] |
| $V_{GB}$ | Tensão aplicada no substrato [V] |
| $V_{GB,}acc$ | Tensão aplicada no substrato que causa acumulação da superfície [V] |
| $V_S$ | Tensão aplicada na fonte [V] |
| $V_{TH}$ | Tensão de limiar [V] |
| $V_{TH},acc_2$ | Tensão de limiar com a segunda interface em acumulação [V] |
| $V_{TH},depl_2$ | Tensão de limiar com a segunda interface em depleção [V] |
| $V_{TH},inv_2$ | Tensão de limiar com a segunda interface em inversão [V] |
| $\overrightarrow{v_x}$ | Vetor velocidade média dos portadores no canal [cm/s] |
| $X_{dmáx}$ | Largura máxima da região de depleção [nm] |
| $X_{dmáx1}$ | Largura máxima da região de depleção da primeira interface [nm] |
| $X_{dmáx2}$ | Largura máxima da região de depleção da segunda interface [nm] |
| W | Largura do canal [µm] |
| α | Ângulo formado entre as junções metalúrgicas da geometria hexagonal do dispositivo Diamante [º] |
| $\varepsilon_{Si}$ | Permissividade do silício [F/cm] |
| $\tau_e$ | Tempo de vida efetiva da geração térmica na região de depleção [ns] |
| $\tau_n$ | Tempo de vida do elétron em silício neutro tipo N [ns] |
| $\tau_p$ | Tempo de vida da lacuna em silício neutro tipo P [ns] |
| $\Phi_F$ | Potencial de Fermi [V] |

| | |
|---|---|
| $\Phi_M$ | Potencial da função trabalho do metal [V] |
| $\Phi_{MS}$ | Potencial da função trabalho entre o metal e o semicondutor [V] |
| $\Phi_{MS1}$ | Potencial da função trabalho entre o metal e o semicondutor na primeira interface [V] |
| $\Phi_{ox1}$ | Potencial no óxido de porta [V] |
| $\Phi_{ox2}$ | Potencial no óxido enterrado [V] |
| $\Phi_{S1}$ | Potencial de superfície na primeira interface [V] |
| $\Phi_{S2}$ | Potencial de superfície na segunda interface [V] |
| $\Phi_{SiB}$ | Potencial da função trabalho do semicondutor [V] |
| $\Phi_{SiF}$ | Potencial da função trabalho do nível de Fermi [V] |

## LISTA DE ABREVIATURAS

| | |
|---|---|
| BOX | Buried Oxide (Óxido enterrado). |
| Bulk | Substrato de silício, tecnologia convencional. |
| CMOS | Complementary Metal Oxide Semicondutor (Metal-Óxido-Semicondutor Complementar). |
| CSM | Convencional SOI MOSFET. |
| DSM | Diamond SOI MOSFET (Diamante SOI MOSFET). |
| FDSOI | Fully Depleted SOI (Silício sobre Isolante Totalmente Depletado). |
| MOSFET | Metal Oxide Semicondutor Field Effect Transistor (Transistor de Efeito de Campo Metal-Óxido-Semicondutor). |
| NFDSOI | Near Fully Depleted SOI (Silício sobre Isolante Quase Totalmente Depletado). |
| NMOS | Metal Oxide Semiconductor channel N (Metal Óxido Semicondutor de canal N). |
| PDSOI | Partialy Depleted SOI (Silício sobre Isolante Parcialmente Depletado). |
| SOI | Silicon on Insulator (Silício sobre Isolante). |
| ZTC | Zero Temperature Coefficient (Ponto Invariante com a Temperatura). |

SUMÁRIO

1 INTRODUÇÃO ..... 15
1.1 Objetivos ..... 16
1.2 Estrutura do trabalho ..... 16
2 REVISÃO BIBLIOGRÁFICA ..... 18
2.1 Tecnologia SOI MOSFET ..... 18
2.2 Transistor SOI MOSFET ..... 20
2.2.1 Modos de funcionamento ..... 21
2.2.2 Tensão de limiar ..... 24
2.3 Diamante SOI MOSFET ..... 26
2.4 Dispositivos SOI MOSFET operando em altas temperaturas ..... 31
2.4.1 Corrente de fuga da junção ..... 31
3 ESTRUTURA DO DISPOSITIVO DIAMANTE SOI MOSFET ..... 35
4 SIMULAÇÕES NUMÉRICAS TRIDIMENSIONAIS ..... 38
4.1 Simulador numérico de dispositivos ATLAS e suas ferramentas ..... 38
4.2 Construção dos dispositivos ..... 39
4.3 Modelos numéricos utilizados ..... 42
4.4 Métodos de extração dos resultados ..... 42
4.4.1 Método da extração da corrente de fuga do dreno ..... 42
4.4.2 Método da extração da densidade de corrente de fuga e a composição de portadores ..... 44
5 RESULTADOS ..... 51
5.1 Corrente de fuga do dreno ..... 51
5.2 Densidade total de corrente de fuga do dreno e a distribuição e composição dos portadores de cargas móveis ..... 61
5.3 Comparação da corrente de fuga entre os Diamantes e seus equivalentes Convencionais SOI nMOSFETs ..... 84
6 CONCLUSÕES ..... 94
REFERÊNCIAS ..... 96
APÊNDICE A ..... 99
APÊNDICE B ..... 103
APÊNDICE C ..... 107
APÊNDICE D ..... 111
APÊNDICE E ..... 115

# 1 INTRODUÇÃO

Pesquisas atuais voltadas para microeletrônica estão estudando mais profundamente o contínuo escalamento das dimensões dos dispositivos e a crescente necessidade de operar adequadamente em altas temperaturas [1]. A microeletrônica de alta temperatura está emergindo como uma estratégia tecnológica para muitos países, particularmente aqueles com altos desenvolvimentos nos setores de óleo e gás, industrial, aeroespacial e automotivo [2, 3].

A tecnologia de fabricação de transistores de efeito de campo (FET – Field Effect Transistor) do tipo Metal Óxido Semicondutor (MOS) em substrato de silício convencional (Bulk), pode operar em temperaturas moderadas de aproximadamente 150ºC e segundo a lei de Moore em 2012, está próxima de seu limite de escalamento, por apresentar uma excessiva corrente de fuga, alterações na tensão de limiar e a presença do efeito de *latch-up*, quando submetido a altas temperaturas [4, 5, 6].

Com a tecnologia de fabricação de transistores de efeito de campo do tipo MOS em silício sobre isolante (SOI – Silicon On Insulator), é possível observar um isolamento entre os dispositivos evitando efeitos parasitários. As três principais vantagens sobre os dispositivos convencionais são: a ausência do *latch-up* ativado termicamente, a redução da corrente de fuga e a menor variação da tensão de limiar em função da temperatura. Graças às vantagens da tecnologia SOI MOSFET, o range de operação pode exceder os 300ºC com melhor desempenho que o convencional (Bulk) [6].

Em busca de novos dispositivos mais eficientes criou-se uma inovadora estrutura chamada “Diamante SOI MOSFET” (DSM), modificando a forma geométrica da porta do dispositivo SOI MOSFET convencional do retangular para o hexagonal. A estrutura resultante utiliza-se do “Efeito de Canto Longitudinal” para aumentar o desempenho do transistor e consequentemente a dos circuitos integrados. O efeito de canto longitudinal na direção do canal aumenta o campo elétrico resultante que é dado pela soma vetorial de duas componentes do campo elétrico gerada pela tensão aplicado no dreno e pelo ângulo formado pela geometria hexagonal $\vec{E}_1$ e $\vec{E}_2$. O campo elétrico resultante aumenta a velocidade média dos portadores no canal ($\vec{v}_x$), a corrente de dreno ($I_{DS}$), a transcondutância ($g_m$) e reduz a resistência entre a fonte e o dreno no estado ligado ($R_{DSon}$) [7, 8, 9, 10, 11, 12].

## 1.1 Objetivos

Vários estudos estão sendo realizados com o inovador estilo de leiaute chamado de Diamante [7, 8, 9, 10, 11, 12] e existe uma grande motivação para verificar o desempenho desse dispositivo operando em altas temperaturas, dessa forma, o objetivo deste trabalho é estudar e analisar o comportamento elétrico da corrente de fuga do dreno ($I_{DLeak}$), da densidade total de corrente de fuga do dreno ($J_{TLeak}$) e das densidades compostas por elétrons ($J_{Elétrons}$) e por lacunas ($J_{Lacunas}$) na estrutura Diamante SOI nMOSFET em função da temperatura, operando desde a temperatura ambiente (27ºC) até 300ºC. Além disto, também é investigada a influência da tensão negativa aplicada no substrato, quando o dispositivo estiver submetido a altas temperaturas. Para tanto, são implementadas cinco estruturas Diamantes SOI nMOSFET com diferentes ângulos α (53º, 74º, 90º, 127º e 152º) .

Para implementar as estruturas Diamantes a partir dos dispositivos SOI convencionais equivalentes, inicialmente foram fixados o valor da largura de canal (W) em 6µm. Para a obtenção dos ângulos α, varia-se o comprimento de canal conforme segue: para $\alpha=152^{o}$ fixamos L=1,75µm, para α=127º alterou-se L para 2,5µm, para α=90º, resulta em L=4µm, para $\alpha=74^{o}$, o L corresponde a 5µm e finalmente para α=53º, temos L=7µm, considerando mesma área (A) de porta e o mesmo fator de aspecto (W/L).

A corrente de fuga do dreno é analisada através de simulações numéricas tridimensionais dos dispositivos Diamantes, com a utilização do simulador numérico de dispositivos ATLAS [16], no qual todos os dispositivos serão polarizados e submetidas as variações da temperatura nos pontos de interesse.

## 1.2 Estrutura do trabalho

O presente trabalho está dividido da seguinte maneira:

Seção 2: Revisão bibliográfica da tecnologia SOI MOSFET fazendo um comparativo com MOSFET convencional, apresentação do dispositivo SOI MOSFET abrangendo os modos de funcionamento e suas características elétricas e a apresentação do dispositivo Diamante SOI MOSFET.

Seção 3: Descrição das diferentes estruturas Diamante SOI nMOSFET estudadas neste trabalho, tais como, dimensões, materiais, concentrações de dopantes, etc.

Seção 4: Apresentação do simulador numérico de dispositivos ATLAS e suas ferramentas interativas, aspectos construtivos dos dispositivos, modelos físicos empregados nas simulações e a metodologia utilizada para a extração de dados.

Seção 5: Apresentação e análise dos resultados obtidos com as simulações numéricas tridimensionais das diferentes estruturas Diamantes SOI nMOSFET submetidos a variação de temperatura e a influência da polarização do substrato, comparando o comportamento da corrente de fuga do dreno ($I_{DLeak}$) e suas distribuições de portadores entre as estruturas Diamantes. Além disto, um breve comparativo da corrente de fuga entre os Diamantes e seus equivalentes Convencionais SOI nMOSFETs.

Seção 6: Apresentação das conclusões deste trabalho bem como sugestões para trabalhos futuros.

# 2 REVISÃO BIBLIOGRÁFICA

Neste capítulo é apresentada uma revisão bibliográfica dos Transistores de Efeito de Campo (FET – Field Effect Transistor) do tipo Metal-Óxido-Semicondutor (MOS) fabricados na tecnologia do silício sobre isolante (SOI – Silicon On Insulator).

Inicialmente é apresentada a tecnologia SOI e suas vantagens em relação à tecnologia MOS convencional. Em seguida, uma revisão do transistor SOI MOSFET clássico e alguns de seus parâmetros elétricos. Será apresentado também o transistor Diamante SOI MOSFET e logo após será visto o comportamento elétrico dos transistores SOI quando estes são submetidos a altas temperaturas.

## 2.1 Tecnologia SOI MOSFET

A tecnologia SOI CMOS oferece a possibilidade de construir dispositivos eletrônicos em uma fina camada de silício denominada região de canal, que é eletricamente isolada do substrato de silício através de uma camada conhecida como óxido enterrado [17]. A idéia de separar ou isolar o dispositivo da influência do substrato de silício surgiu do funcionamento do transistor MOS convencional, onde a mobilidade dos elétrons acontece somente na superfície da lâmina de silício e o volume inativo, cerca de 99,9%, servem apenas para induzir efeitos parasitas indesejáveis [18].

A tecnologia de substrato de silício convencional está associada a efeitos parasitários, tais como, elevadas correntes de fuga da fonte e dreno para o substrato, efeito bipolar parasitário, altas capacitâncias de junções da fonte e do dreno e as interferências entre dispositivos ativos individualmente ou interferências entre circuitos construídos no mesmo circuito integrado (CI) [17, 18].

A figura 2.1 mostra um comparativo entre os perfis dos inversores MOSFET construídos na tecnologia de substrato de silício convencional e na tecnologia silício sobre isolante, respectivamente [18].





Figura 2.1 - Perfil do inversor CMOSFET convencional (A) e do inversor SOI MOSFET (B) [adaptado de [18]]

Onde:

N+ Concentração local de elétrons [$cm^{-3}$]

P+ Concentração local de lacunas [$cm^{-3}$]

O uso da tecnologia SOI é a melhor maneira de superar algumas limitações da tecnologia de substrato convencional por apresentar duas classes de vantagens:

a) A primeira classe de vantagens está associada à presença do óxido enterrado, conforme pode ser visto na figura 2.1 (B), com as regiões de fonte e dreno sobre o óxido enterrado resulta na redução das áreas de junção e consequentemente a redução da corrente de fuga do dreno ($I_{DLeak}$) e das capacitâncias de junção entre fonte / substrato e dreno / substrato. Isto oferece a oportunidade de fabricar circuitos CMOS com maior resistência à radiação, melhor inclinação de sublimiar, o que os tornam mais rápidos e que operam em baixa potência com menor dissipação de energia [19].

b) A segunda classe de vantagens está relacionada com a capacidade de enfrentar os desafios de escalamento. Conforme pode ser visto na figura 2.1 (A) e (B), a tecnologia SOI ocupa menor área na lâmina de silício devido à ausência do óxido de campo e como é menos vulnerável aos efeitos de canal de curto, devido ao óxido enterrado, resulta numa maior densidade de integração [19].

## 2.2 Transistor SOI MOSFET

O transistor SOI MOSFET tem como principal característica a de ser construído em uma fina camada de silício denominada região de canal que pode ser precisamente ajustada para atender aos requisitos de desempenho de qualquer circuito integrado [18].

A figura 2.2 mostra o corte da seção transversal de um transistor SOI MOSFET canal tipo N.





Figura 2.2 – Corte da seção transversal de um transistor SOI MOSFET canal tipo N

Onde:

| | |
|---|---|
| $t_{OX}$ | Espessura do óxido de porta [nm] |
| $t_{BOX}$ | Espessura do óxido enterrado [nm] |
| $t_{Si}$ | Espessura do filme de silício [nm] |
| $V_D$ | Tensão aplicada ao dreno [V] |
| $V_G$ | Tensão aplicada na porta [V] |
| $V_{GB}$ | Tensão aplicada no substrato [V] |
| $V_S$ | Tensão aplicada na fonte [V] |

### 2.2.1 Modos de funcionamento

O funcionamento dos dispositivos SOI MOSFET é altamente dependente da espessura do filme de silício ($t_{Si}$), da concentração de dopantes ($N_A$) e da temperatura (T), podendo ser classificados como parcialmente depletado (PD) ou totalmente depletado (FD) [6].

A máxima largura da região de depleção é a distância entre a interface óxido de silício / filme de silício, até seu máximo valor na região interna do canal e pode ser calculada pela equação (2.1) [6, 20].

$$X_{dmáx} = \sqrt{\frac{4.\varepsilon_{Si}.\Phi_F}{q.N_A}} \tag{2.1}$$

Onde:

| | |
|---|---|
| $N_A$ | Concentração de impurezas do tipo P [$cm^{-3}$] |
| $q$ | Carga elementar do elétron ($1{,}6x10^{-19}$) [C] |
| $X_{dmáx}$ | Largura máxima da região de depleção [nm] |
| $\varepsilon_{Si}$ | Permissividade do silício [F/cm] |
| $\Phi_F$ | Potencial de Fermi [V] |

O potencial de Fermi pode ser calculado pela equação (2.2) [6, 20].

$$\Phi_F = \frac{K.T}{q} ln\left(\frac{N_A}{n_i}\right) \tag{2.2}$$

Onde:

| | |
|---|---|
| $K$ | Constant de Boltzmann ($1{,}38x10^{-23}$) [J/K] |
| $n_i$ | Concentração intrínseca de portadores no silício [$cm^{-3}$] |
| $T$ | Temperatura [K] |

O modo de funcionamento que caracteriza os transistores SOI MOSFET como parcialmente depletado (PDSOI – Partially Depleded SOI) tem como característica $t_{Si} > 2\ X_{dmáx}$, ou seja, a espessura do filme de silício ($t_{Si}$) é duas vezes maior que a máxima largura da região de depleção criada pelas duas interfaces, isto é, não há interação entre as regiões de depleção da primeira ($X_{dmáx1}$) e da segunda ($X_{dmáx2}$) interface criando uma região neutra entre as regiões de depleção. Se essa região neutra de silício, chamada de “corpo” for

conectado ao terra por um contato de corpo, as características do dispositivo serão semelhantes aos transistores CMOS convencionais. Se, no entanto, o corpo estiver eletricamente flutuante, o dispositivo apresentará alguns efeitos chamados “efeitos de corpo flutuante”, como o “efeito kink” que é o aumento repentino da corrente elétrica na curva característica da corrente de dreno ($I_{DS}$) em função da tensão aplicada entre o dreno e a fonte ($V_{DS}$), devido ao diodo presente entre o corpo e a fonte [6].

A figura 2.3 mostra o diagrama de faixa de energia de um SOI MOSFET parcialmente depletado.





Figura 2.3 – Diagrama de faixa de energia de um transistor SOI parcialmente depletado

Onde:

| | |
|---|---|
| $E_C$ | Nível inferior de energia da faixa de condução [eV] |
| $E_F$ | Nível de Fermi [eV] |
| $E_{FM}$ | Nível de Fermi do metal [eV] |
| $E_i$ | Nível intrínseco do semicondutor [eV] |
| $E_V$ | Nível superior de energia da faixa de valência [eV] |
| $E_{Vácuo}$ | Nível de energia do vácuo [eV] |
| $t_{Si}$ | Espessura do filme de silício [nm] |
| $V_G$ | Tensão aplicada à porta [V] |
| $V_{GB}$ | Tensão aplicada no substrato [V] |
| $X_{dmáx1}$ | Largura máxima da região de depleção da primeira interface [nm] |

| | |
|---|---|
| $X_{dmáx2}$ | Largura máxima da região de depleção da segunda interface [nm] |
| $\Phi_M$ | Potencial da função trabalho do metal [V] |
| $\Phi_{ox1}$ | Potencial no óxido de porta [V] |
| $\Phi_{ox2}$ | Potencial no óxido enterrado [V] |
| $\Phi_{S1}$ | Potencial de superfície na primeira interface [V] |
| $\Phi_{S2}$ | Potencial de superfície na segunda interface [V] |
| $\Phi_{SiB}$ | Potencial da função trabalho do semicondutor [V] |
| $\Phi_{SiF}$ | Potencial da função trabalho do nível de Fermi [V] |

O modo de funcionamento que caracteriza os transistores SOI MOSFET como totalmente depletado (FDSOI – Fully Depleded SOI) pode ser descrito como $t_{Si} < X_{dmáx}$, ou seja, a espessura do filme de silício ($t_{Si}$) é menor que a máxima largura da região de depleção da primeira interface ($X_{dmáx1}$). Neste caso, o filme de silício é totalmente depletado no limiar de condução, independente da tensão aplicada no substrato ($V_{GB}$), com exceção da possível presença de uma fina camada em acumulação ou em inversão na segunda interface, se uma grande tensão negativa ou positiva for aplicada no substrato, respectivamente. Dispositivos SOI totalmente depletados, com a segunda interface depletada, exibem propriedades mais atraentes tais como, baixo campo elétrico, alta transcondutância, melhor comportamento de canal curto, tensão de sub-limiar quase ideal e são virtualmente livre do “efeito kink” [6].

A figura 2.4 mostra o diagrama de faixa de energia de um transistor SOI no modo de funcionamento totalmente depletado.





Figura 2.4 – Diagrama de faixa de energia de um transistor SOI totalmente depletado

Existe ainda um terceiro modo de funcionamento que caracteriza os transistores SOI MOSFET como quase totalmente depletado (NFDSOI – Near Fully Depleded SOI) e pode ser descrito como $X_{dmáx} < t_{Si} < 2\ X_{dmáx}$, ou seja, a espessura do filme de silício ($t_{Si}$) é maior que a máxima largura da região de depleção da primeira interface ($X_{dmáx1}$), porém é menor que duas vezes a máxima largura da região de depleção criada pela primeira ($X_{dmáx1}$) e segunda ($X_{dmáx2}$) interfaces. São dispositivos entre totalmente e parcialmente depletados dependendo da tensão aplicada no substrato ($V_{GB}$). Se a tensão aplicada no substrato é tal que as regiões de depleção formadas pela primeira e segunda porta não se tocam ou se a segunda interface é neutra ou acumulada, o transistor se comporta como um dispositivo parcialmente depletado. Se, por outro lado, a tensão aplicada no substrato ($V_{GB}$) induzir a sobreposição entre as regiões de depleção formadas pela primeira e segunda porta, o transistor se comporta como um dispositivo totalmente depletado [6].

### 2.2.2 Tensão de limiar

A tensão de limiar é definida no processo de fabricação dos transistores MOSFET, onde depende de alguns fatores, tais como, concentração de impurezas aceitadoras no canal ($N_A$), da espessura do óxido de porta ($t_{OX}$), do tipo de material usado na porta e da densidade de carga superficial. Pode ser definida como a mínima tensão aplicada entre a porta e a fonte ($V_{GS}$) para a formação do canal de condução entre a fonte e o dreno, onde qualquer incremento de tensão acima desta será utilizada para formação da camada de inversão, isto é, de uma grande quantidade de portadores livres (elétrons ou lacunas) [6].

Em transistores SOI parcialmente depletado, onde não há interação entre as regiões de depleção formadas pela primeira e segunda porta, a tensão de limiar é igual a dos transistores CMOS convencionais e pode ser calculada pela equação (2.3) [6].

$$V_{TH} = V_{FB} + 2\Phi_F + \frac{q.N_A.X_{dmáx}}{C'_{ox}} \tag{2.3}$$

Onde:

| | |
|---|---|
| $C'_{ox}$ | Densidade de capacitância do óxido de porta [F/cm$^2$] |
| $V_{FB}$ | Tensão de faixa plana [V] |
| $V_{TH}$ | Tensão de limiar [V] |

Sendo a tensão de faixa plana dada pela equação (2.4) [6].

$$V_{FB} = \Phi_{MS} - \frac{Q_{SS}}{C'_{ox}} \tag{2.4}$$

Onde:

| | |
|---|---|
| $Q_{SS}$ | Densidade de cargas efetiva no óxido de porta [C/cm$^2$] |
| $\Phi_{MS}$ | Potencial da função trabalho entre o metal e o semicondutor [V] |

Para transistores SOI totalmente depletado, a tensão de limiar pode ser obtida pela equação de Poisson (2.5) [6].

$$\frac{d^2\Phi}{dx^2} = \frac{q.N_A}{\varepsilon_{Si}} \tag{2.5}$$

Resolvendo a equação (2.5) e dependendo da tensão aplicada no substrato ($V_{GB}$) a tensão de limiar pode ser dividida em três casos:

1 – Tensão de limiar com a segunda interface em acumulação, onde o potencial de superfície da segunda interface é aproximadamente zero ($\Phi_{S2} \approx 0$), dada pela equação (2.6) [6].

$$V_{TH}, acc_2 = \Phi_{MS1} - \frac{Q_{ox1}}{C'_{ox1}} + \left(1 + \frac{C'_{Si}}{C'_{ox1}}\right).2\Phi_F - \frac{Q_{depl}}{2C'_{ox1}} \tag{2.6}$$

Onde:

| | |
|---|---|
| $C'_{ox1}$ | Densidade de capacitância do óxido de porta [F/cm$^2$] |
| $C'_{Si}$ | Densidade de capacitância de depleção no semicondutor [F/cm$^2$] |
| $Q_{depl}$ | Densidade de carga na região de depleção [C/cm$^2$] |
| $Q_{ox1}$ | Densidade de carga efetiva no óxido de porta [C/cm$^2$] |
| $V_{TH,}\, acc_2$ | Tensão de limiar com a segunda interface em acumulação [V] |
| $\Phi_{MS1}$ | Potencial da função trabalho entre o metal e o semicondutor na primeira interface [V] |

2 – Tensão de limiar com a segunda interface em inversão, onde o potencial de superfície da segunda interface é aproximadamente $2\Phi_F$ ($\Phi_{S2}=2\Phi_F$), dada pela equação (2.7) [6].

$$V_{TH},inv_2 = \Phi_{MS1} - \frac{Q_{ox1}}{C'_{ox1}} + 2\Phi_F - \frac{Q_{depl}}{2C'_{ox1}} \tag{2.7}$$

Onde:

| | |
|---|---|
| $V_{TH,}\,inv_2$ | Tensão de limiar com a segunda interface em inversão [V] |

3 – Tensão de limiar com a segunda interface em depleção, onde o potencial de superfície na segunda interface é aproximadamente $0 < \Phi_{S2} < 2\Phi_{S2}$ e dependerá da tensão aplicada no substrato ($V_{GB}$) e é dada pela equação (2.8) [6].

$$V_{TH},depl_2 = V_{TH},acc_2 - \frac{C_{Si.}C'_{ox2}}{C'_{ox1}.(C_{Si} + C'_{ox2})}.(V_{GB} - V_{GB},acc) \tag{2.8}$$

Onde:

| | |
|---|---|
| $C'_{ox2}$ | Densidade de capacitância do óxido enterrado [F/cm$^2$] |
| $V_{GB}$ | Tensão aplicada no substrato [V] |
| $V_{G2,}acc$ | Tensão aplicada no substrato que causa acumulação da superfície [V] |
| $V_{TH,}\,depl_2$ | Tensão de limiar com a segunda interface em depleção [V] |


## 2.3 Diamante SOI MOSFET

O “Diamante SOI MOSFET” (DSM) é uma estrutura inovadora que foi criada para oferecer uma melhor alternativa em qualquer área de aplicação de circuitos integrados analógicos e digitais [8, 9, 10, 11].


Esta nova estrutura consiste em modificar a forma geométrica da porta de um dispositivo SOI MOSFET convencional do retangular para o hexagonal. Com essa modificação a estrutura resultante utiliza-se do “Efeito de Canto Longitudinal”, na direção do canal, para aumentar o campo elétrico resultante que é dado pela soma vetorial de duas componentes do campo elétrico gerada pela tensão aplicada no dreno e pelo ângulo formado pela geometria hexagonal, que sem nenhum encargo adicional para a tecnologia atual serve para aumentar [8, 9]:

- o campo elétrico longitudinal, paralelo ao longo do canal;
- a velocidade média dos portadores no canal, devido ao campo elétrico longitudinal ($\vec{v_x}$);
- a corrente de dreno ($I_{DS}$);
- a transcondutância ($g_m$);
- e reduzir a resistência entre fonte e dreno de estado ligado ($R_{DSon}$).

A figura 2.5 mostra a estrutura 3D (A) e a vista superior (B) de um Diamante SOI MOSFET.




(A)




(B)

Figura 2.5 – Estrutura 3D (A) e vista superior (B) de um Diamante SOI MOSFET
[figura adaptada de [8]]

A figura 2.5 mostra os comprimentos das duas bases do trapézio (b e B) que compõem a região hexagonal da porta, a largura efetiva do canal (W), a espessura do filme de silício ($t_{si}$), a espessura do óxido de porta ($t_{ox}$), a espessura do óxido enterrado ($t_{BOX}$), o ângulo (α) entre as junções metalúrgica da região de dreno/corpo e fonte/corpo, as duas componentes vetoriais do campo elétrico longitudinal gerado pela tensão aplicada no dreno e pelas junções metalúrgicas da forma hexagonal da porta ($\vec{E_1}$ e $\vec{E2}$) e o vetor do campo elétrico longitudinal resultante ($\vec{E_{DSM}} = \vec{E_1} + \vec{E_2}$) [8, 9].

Considerando que a geometria hexagonal pode ser composta por duas geometrias trapezoidais, o comprimento de canal efetivo (L) do transistor DSM pode ser calculado, numa primeira aproximação, pelo comprimento médio de canal das regiões do trapézio, como indicado na equação (2.9) [8, 9].

$$L = \frac{b + B}{2} \tag{2.9}$$

Aplicando tensão no dreno, as duas componentes do campo elétrico $\vec{E_1}$ e $\vec{E_2}$ são geradas perpendicularmente as junções metalúrgicas compostas pela região do dreno e a região do canal. Devido à forma hexagonal da porta, o campo elétrico longitudinal equivalente do dispositivo DSM $\vec{E_{DSM}}$ é dado pelo vetor soma de $\vec{E_1}$ e $\vec{E_2}$ como indicado na figura 2.5 [8, 9].

Um alto campo elétrico longitudinal é encontrado na estrutura do DSM em comparação ao dispositivo SOI MOSFET convencional (CSM), considerando mesma área de porta (A), fator geométrico (W/L) e mesmas condições de polarização [8, 9].

Conforme α tende a 0º, aumenta a velocidade média dos portadores de carga no canal, a corrente de dreno ($I_{DS}$) e a transcondutância ($g_m$) aumenta significativamente e a resistência entre fonte e dreno de estado ligado ($R_{DSon}$) diminui significativamente, devido ao alto campo elétrico longitudinal resultante no DSM [8, 9].

O procedimento para obtenção das dimensões correspondentes do transistor DSM (b, B e α) a partir das dimensões do transistor CSM (W e L) é [8, 9]:

a) Largura efetiva do canal (W) exatamente igual em ambos dispositivos;

b) Definir o valor desejado de b, que usualmente é considerado como a dimensão mínima permitida pelo processo de fabricação da tecnologia ou uma dimensão livre do efeito de canal curto;

c) Calcular o valor de B, que é dada pelo (2L-b), obtido da equação (2.9);

d) Obter o valor de α que é definido pela equação (2.10) [8, 9].

$$\alpha = 2.tan^{-1}\left(\frac{W}{B-b}\right) \tag{2.10}$$

Se nós considerarmos que a forma hexagonal da porta pode ser dividida em duas regiões trapezoidais, a área ($A_{DSM}$) da porta do DSM pode ser calculada multiplicando a área do trapézio duas vezes, como indicado na equação (2.11) [8, 9].

$$A_{DSM} = 2.\left(\frac{B+b}{2}\right).\frac{W}{2} = \frac{B+b}{2}.W = L.W \quad \begin{cases} 0 \leq b \leq L \\ L \leq B \leq 2L \end{cases} \tag{2.11}$$

Onde:

$A_{DSM}$ Área da porta do transistor Diamante SOI MOSFET

A equação (2.11) mostra que a área de porta do transistor DSM é igual à área do transistor CSM, se o procedimento apresentado acima for realizado para transformar um CSM em um transistor DSM, isto significa que o DSM pode substituir um CSM com mesma área no circuito integrado e com as vantagens apresentadas do DSM [8, 9].

Uma das vantagens do DSM em relação ao CSM é uma corrente de dreno ($I_{DS}$) maior. Usando modelo de primeira ordem a corrente de dreno para o CSM pode ser expressa na região de triodo conforme equação (2.12) e na região de saturação como mostra a equação (2.13) [8].

$$I_{DS_CSM} = \mu_n C_{ox} \frac{W}{L}\left[(V_{GS} - V_{TH})V_{DS} - \frac{{V_{DS}}^2}{2}\right] \tag{2.12}$$

$$I_{DS_CSM} = \mu_n C_{ox} \frac{W}{L}\left[\frac{(V_{GS} - V_{TH})^2}{2}\right] \tag{2.13}$$

Onde:

$I_{DS_CSM}$ Corrente de dreno do dispositivo CSM [A]

Considerando a distribuição do campo elétrico na estrutura DSM para $0^o \leq \alpha \leq 90^o$ a corrente de dreno $I_{DS}$ pode ser ajustada pelo fator conforme equação (2.14) [8].

$$I_{DS_DSM} = \left[\sqrt{2(1+\cos\alpha)}\right].I_{DS_CSM} \tag{2.14}$$

Onde:

$I_{DS_DSM}$ Corrente de dreno do dispositivo DSM [A]

Analisando a equação (2.14), quando a forma hexagonal da porta é muito obtusa (α tende a $0^o$), o fator tende a dois, o que significa que $I_{DS_DSM}$ é duas vezes maior no DSM que no CSM. A figura 2.6 mostra que o vetor soma das duas componentes do campo elétrico ocorre em toda região da porta para $0^o \leq \alpha \leq 90^o$ [8].





Figura 2.6 – Região da porta onde ocorre o vetor soma das componentes do campo elétrico para $0^o \leq \alpha \leq 90^o$ [8]

Por outro lado para $90^o \leq \alpha \leq 180^o$, o fator de ajuste da corrente de dreno $I_{DS_DSM}$ é dado pela equação (2.15) [7].

$$I_{DS_DSM} = \left[\sqrt{2 + \cos\alpha}\right].I_{DS_CSM} \qquad (2.15)$$

Para $90^o \leq \alpha \leq 180^o$, o vetor soma das duas componentes do campo elétrico se sobrepõe parcialmente, conforme pode ser visto na figura 2.7 [8].





Figura 2.7 – Região da porta onde ocorre o vetor soma das componentes do campo elétrico para $90^o \leq \alpha \leq 180^o$ [8]

## 2.4 Dispositivos SOI MOSFET operando em altas temperaturas

Nos dias atuais, diversas aplicações requerem circuitos eletrônicos capazes de operar em altas temperaturas sem perder suas funcionalidades [6]. Tais aplicações são cada vez mais comuns em alguns setores, tais como [21]:

a) No setor industrial: onde utilizam processo em altas temperaturas, tais como, instrumentos de controle e aumento da temperatura de operação;

b) No setor automobilístico: unidade de controle eletrônico (ECU – Electronic Control Unit), injeção eletrônica, controle de transmissão e suspensão, sistema de freios antibloqueante (ABS – Anti-Block System), veículos elétricos e híbridos.

c) No setor aeroespacial: gerenciamento de energia e equipamentos de exploração espacial;

d) No setor aeronáutico: sensores, telemetria, controle e atuação em turbinas;

e) No setor petrolífero: telemetria de perfurações profundas para analises geotérmicas e exploração de petróleo de gás.

A tecnologia MOS convencional pode operar em temperaturas moderadas, de aproximadamente 150ºC. Quando a temperatura aumenta além deste valor os dispositivos MOS convencional perdem desempenho e apresentam falhas devido o excessivo aumento da corrente de fuga no dreno e da degradação da tensão de limiar. Devido às vantagens da tecnologia SOI MOSFET sobre a tecnologia MOS convencional, os dispositivos SOI MOSFET podem operar numa temperatura máxima de até 300$^{o}$C, sem perder suas funcionalidades [4, 5, 22].

### 2.4.1 Corrente de fuga da junção

Corrente de fuga é a corrente que flui entre a fonte e o dreno quando os dispositivos estão operando na região de corte, que constitui em junções pn reversamente polarizadas e é proporcional as áreas das junções. O aumento da corrente de fuga nas junções é uma das principais causas de falhas em circuitos integrados operando em altas temperaturas [4, 5, 6, 23]. Dispositivos SOI apresentam menor corrente de fuga e a ausência do efeito *latch-up* quando comparado com os dispositivos convencionais, devido ao óxido enterrado [6, 13, 14, 15].

A figura 2.8 mostra, esquematicamente como ocorre à polarização reversa nos DSM através do corte longitudinal ao longo do comprimento de canal.





Figura 2.8 – Esquema da polarização reversa nos DSM

Como a maior densidade de corrente de fuga ocorre na região mediana do canal, foi definido nesta região, através da linha de corte, a extração dos potenciais nas regiões de fonte, canal e dreno das estruturas DSM nas seguintes condições de polarização $V_{DS}$=100mV, $V_{GS}$=-0,5V e para os diferentes níveis de tensão aplicado no substrato conforme mostra a figura 2.8. Os potenciais extraídos apresentaram potencial negativo no volume do filme de silício e potencial positivos nas regiões de fonte e dreno, o que caracteriza junções reversamente polarizadas, pois os diodos estão cortados e portanto qualquer corrente que flui entre fonte e dreno é denominada corrente de fuga.

A corrente de fuga de uma junção pn reversamente polarizada pode ser calculada pela equação (2.16) [6, 13].

$$I_{Leak} = q.A\left(\frac{D_n}{\tau_n}\right)^{\frac{1}{2}}.\frac{ni^2}{N_A} + q.A.\frac{ni.W_d}{\tau_e} \tag{2.16}$$

Sendo:

$$\tau_e = \frac{\tau_n + \tau_p}{2} \tag{2.17}$$

Onde:

| | |
|---|---|
| $I_{Leak}$ | Corrente de fuga da junção PN [A] |
| $A$ | Área da junção PN [µm$^2$] |
| $D_n$ | Coeficiente de difusão do elétron [cm$^2$/s] |

| | |
|---|---|
| $W_d$ | Largura da região de depleção [nm] |
| $\tau_e$ | Tempo de vida efetiva da geração térmica na região de depleção [ns] |
| $\tau_n$ | Tempo de vida do elétron em silício neutro tipo N [ns] |
| $\tau_p$ | Tempo de vida da lacuna em silício neutro tipo P [ns] |

O primeiro termo da equação (2.16) corresponde à componente de difusão da corrente e é proporcional a $n_i^2$, o segundo termo corresponde ao processo de geração térmica na região de depleção e é proporcional a $n_i$. Foi observado experimentalmente que a corrente de fuga e a polarização reversa no diodo varia segundo $n_i$ para temperaturas até 150ºC e $n_i^2$ para temperaturas acima de 150ºC [6]. Em altas temperaturas, onde a corrente de difusão é dominante, a corrente de fuga é de três ordens de grandeza menor nos dispositivos SOI MOSFET que nos dispositivos MOS convencionais [6].

A corrente de fuga varia em função da temperatura devido a sua dependência com a concentração intrínseca de portadores no silício $n_i$, conforme equação (2.18) [6, 24].

$$n_i = 3{,}9.10^{16}.T^{\frac{3}{2}}.e^{-\left(\frac{Eg}{2.K.T}\right)} \tag{2.18}$$

Onde:

| | |
|---|---|
| $Eg$ | Nível de energia da faixa proibida [eV] |

A faixa proibida de energia (Eg) é definida como a mínima energia necessária para que um elétron passe da banda de valência para a banda de condução, tornando-se um elétron livre. O valor da faixa proibida de energia para o silício é 1,12 eV em materiais puros, já para o silício altamente dopado este valor tende a diminuir [25]. O aumento da temperatura contribui para diminuir o valor de Eg e aumentar a energia do elétron, com isso um número maior de elétrons passam pela faixa proibida, ou seja, mais elétrons passam da banda de valência para a banda de condução resultando no aumento de $n_i$, e consequentemente no aumento da corrente de fuga do dispositivo [26, 27, 28].

O fato de que as áreas de junções de fonte e dreno na região de canal serem muito menor nos dispositivos SOI MOSFET que nos dispositivos MOS convencional, contribui para uma significativa redução da corrente de “stand-by” consumida pelos circuitos. No dispositivo MOS convencional, a polarização reversa contribui para um significativo aumento da corrente de fuga que flui através das junções PN formadas pelo dreno/substrato e pelo

dreno/canal. No dispositivo SOI MOSFET a corrente de fuga pode ser considerada somente na junção dreno/canal. Consequentemente, em altas temperaturas o consumo em “stand-by” é muito menor nos dispositivos SOI MOSFET quando comparados aos do MOS convencional [6].

# 3 ESTRUTURA DO DISPOSITIVO DIAMANTE SOI MOSFET

Neste capítulo são apresentadas as estruturas dos dispositivos Diamante SOI MOSFETs estudadas ao longo deste trabalho, descrevendo suas dimensões obtidas através dos CSM equivalentes.

A seguir será feita a descrição para a obtenção da estrutura DSM, a partir de um dispositivo CSM, com largura de canal (W) igual a 6µm e comprimento de canal (L) igual a 2,5µm:

a) Inicialmente define-se a largura efetiva de canal (W) igual para ambos dispositivos, portanto $W_{DSM}$ é igual 6µm;

b) Define-se a base menor do trapézio (b) como sendo a dimensão mínima permitida pelo processo de fabricação da tecnologia, neste caso b=1µm;

c) Calcula-se a base maior do trapézio (B) através da equação (2.9), resultando B=4µm;

d) Determina-se o valor do ângulo (α) através da equação (2.10), obtendo α=127º.

De forma análoga, foram obtidas mais quatro estruturas Diamante SOI MOSFET conforme apresentado na tabela 3.1.

Tabela 3.1 – Dimensões equivalentes entre os dispositivos Convencional e Diamante SOI MOSFETs considerando mesma área de porta (A) e fator geométrico (W/L)

| SOI MOSFET Convencional | | | | Área da Porta [µm²] | Fator $\frac{W}{L}$ | Diamante SOI MOSFET | | | | |
|---|---|---|---|---|---|---|---|---|---|---|
| W [µm] | L [µm] | Aj [µm²] | Pj [µm] | | | b [µm] | B [µm] | α [º] | Aj [µm²] | Pj [µm] |
| 6,0 | 1,75 | 0,6 | 12,2 | 10,5 | 3,42 | 1,0 | 2,5 | 152 | 0,62 | 12,57 |
| 6,0 | 2,50 | 0,6 | 12,2 | 15,0 | 2,40 | 1,0 | 4,0 | 127 | 0,67 | 13,62 |
| 6,0 | 4,00 | 0,6 | 12,2 | 24,0 | 1,50 | 1,0 | 7,0 | 90 | 0,85 | 17,17 |
| 6,0 | 5,00 | 0,6 | 12,2 | 30,0 | 1,20 | 1,0 | 9,0 | 74 | 1,00 | 20,20 |
| 6,0 | 7,00 | 0,6 | 12,2 | 42,0 | 0,86 | 1,0 | 13,0 | 53 | 1,34 | 27,03 |

Onde:

Aj Área da junção entre fonte / canal ou dreno / canal [µm²]

Pj Perímetro da junção entre fonte / canal ou dreno / canal [µm]

Todos os dispositivos DSM e CSM propostos neste trabalho foram implementados conforme dimensões indicadas na tabela 3.1 e são do tipo N. Possuem concentração de dopantes nas regiões de fonte e dreno $N_D=1x10^{20}$ $cm^{-3}$ e concentração de dopantes na região de canal $N_A=5,5x10^{15}$ $cm^{-3}$. A espessura da camada de óxido de porta assume $t_{ox}=2,5nm$, a espessura do filme de silício sendo $t_{Si}=100nm$ e a espessura da camada de óxido enterrado $t_{BOX}=200nm$.

A figura 3.1 mostra a estrutura do DSM com $\alpha=90^o$ em 3D, sua vista superior e o corte na seção transversal do dispositivo.





Figura 3.1 – Estrutura 3D (A), vista superior (B) e corte da seção transversal (C) do dispositivo Diamante SOI nMOSFET com $\alpha=90^o$

A figura 3.2 mostra a estrutura do CSM equivalente com L=4µm em 3D, sua vista superior e o corte na seção transversal do dispositivo.





Figura 3.2 – Estrutura 3D (A), vista superior (B) e corte da seção transversal (C) do dispositivo Convencional SOI nMOSFET com L=4µm

As figuras 3.1 e 3.2 mostram os detalhes dos dispositivos DSM com $\alpha=90^{o}$ e o seu equivalente CSM com L=4µm, respectivamente. Também foram aplicados de uma forma análoga para os demais dispositivos DSM e CSM investigados ao longo deste trabalho.

# 4 SIMULAÇÕES NUMÉRICAS TRIDIMENSIONAIS

Nesta seção é apresentado o simulador numérico ATLAS e algumas de suas ferramentas interativas, tais como, DeckBuild, DevEdit3D, TonyPlot e TonyPlot3D. Tais ferramentas foram utilizadas para as simulações numéricas realizadas com os dispositivos estudados neste trabalho.

## 4.1 Simulador numérico de dispositivos ATLAS e suas ferramentas

O simulador numérico bidimensional e tridimensional ATLAS, desenvolvido pela SILVACO, permite simular o comportamento óptico, térmico e elétrico em regime contínuo (DC), alternado (AC) ou transitório para todas as tecnologias de semicondutores através de uma plataforma baseada em equações físicas [16].

A ferramenta DeckBuild é um ambiente de desenvolvimento interativo em tempo real, onde outros programas da SILVACO podem ser executados [16]. O simulador ATLAS é normalmente executado dentro do ambiente de trabalho DeckBuild, através do arquivo de entrada, onde seu controle é feito linha por linha de execução. O simulador produz três tipos de arquivos de saída. O primeiro arquivo de saída fornece em tempo real o progresso da execução e as mensagens de alerta e erros da simulação. O segundo arquivo de saída é o arquivo ".log", que armazena todas as informações de tensões e correntes elétricas nos terminais do dispositivo. O terceiro arquivo de saída é o arquivo de estrutura bidimensional ou tridimensional, que armazena os valores das soluções numéricas dentro da estrutura do dispositivo [16, 29].

A ferramenta DevEdit é um editor de estrutura de dispositivo bidimensional e tridimensional. Ele pode ser usado para criar uma nova estrutura ou modificar uma estrutura existente. O DevEdit pode ser executado dentro do ambiente DeckBuild através de linhas de comando ou através de uma interface de usuário gráfica [16, 29].

O TonyPlot e o TonyPlot3D são ferramentas gráficas capazes de exibir estruturas bidimensionais e tridimensionais, respectivamente, geradas por processos ou simuladores de dispositivos. Eles fornecem visualização e recursos gráficos como pan (arraste do desenho para todos os lados), zoom, rótulos e suporte à impressão. Além destes recursos o TonyPlot3D proporciona um ambiente amigável em vários modo de exibição específicas como regiões, contornos, raios, superfícies e vetores [16, 29].

## 4.2 Construção dos dispositivos

Dentro do ambiente de trabalho DeckBuild é executada a ferramenta DevEdit3D, onde foram projetados os dispositivos estudados neste trabalho. Através das linhas de comando do arquivo de entrada, inicialmente é definido todas as regiões e suas respectivas dimensões, tais como, porta, óxido de porta, canal, fonte, dreno, contatos de fonte e dreno, óxido enterrado e contato de substrato. Logo após, é definido uma grade de pontos tridimensionais com os eixos x, y e z. O cruzamento destes eixos forma pontos conhecidos como “nós” e são nestes pontos onde as equações físicas do simulador são resolvidas numericamente. No próximo passo, é salva a estrutura para visualização e uso posterior no simulador ATLAS.

Ainda dentro do ambiente DeckBuild é executado o simulador numérico ATLAS onde inicialmente é carregado a estrutura salva pela ferramenta DevEdit3D. Através de linhas de comando são definidos os tipos e as concentrações de dopantes nas regiões de fonte, dreno e canal. Logo após são definidos as funções trabalho da porta e do substrato para ajuste da tensão de limiar. A estrutura é salva e conseqüentemente, são selecionados os modelos numéricos de acordo com o tipo de estrutura e da análise que se deseja fazer, que para este caso, foram selecionados modelos que possuem dependência com a variação da temperatura. Os métodos Gummel e Newton foram selecionados para as soluções das equações não-lineares e o comportamento dos portadores livres (elétrons e lacunas). Finalmente, a estrutura é polarizada iniciando pela polarização do dreno de $V_{DS}$=0V até $V_{DS}$=100mV, depois é polarizada a porta na região de fuga $V_{GS}$=0V até $V_{GS}$=-0,5V.

Neste trabalho também é investigado o comportamento da corrente de fuga quando o substrato é polarizado, neste caso os dispositivos foram simulados para toda a faixa de temperatura quando $V_{GB}$ é igual a 0V, -2V, -5V e -10V. Com o dispositivo polarizado na região de corte a estrutura é salva para estudar o comportamento dos portadores livres ao longo do canal e o arquivo “.log” é iniciado, onde armazena todas as informações de tensão e corrente nos terminais do dispositivo deste ponto de polarização até região de saturação com $V_{GS}$=1,5V. Nestas condições de polarização, a estrutura é salva num arquivo “.str”.

As simulações iniciais dos dispositivos DSM apresentaram inúmeros problemas de convergência devido sua grade de pontos, a versão do simulador Atlas onde foram implementados e simulados os dispositivos DSM não contempla a versão gráfica da ferramenta DevEdit3D. Portanto, a construção da grade de pontos foram feitas através de linhas de comando no arquivo de entrada. A estrutura Diamante por não ser uma estrutura convencional apresenta um ângulo no plano XY, ou seja, o correspondente ângulo $\alpha$ de cada

DSM estudado neste trabalho, tornando muito difícil aumentar a densidade de pontos de grade nas interfaces das junções PN entre fonte / canal e canal / dreno. A solução encontrada para este tipo de problema é definir pequenos retângulos nas interfaces das junções PN para aumentar a densidade de pontos da estrutura como um todo.


Uma vez definido a densidade de pontos de grade no plano XY é necessário definir a quantidade de planos XY ao longo do eixo Z, no intuito de aumentar a precisão dos resultados das simulações, foi definido uma quantidade maior de planos XY no eixo Z próximas a primeira e segunda interfaces, tendo em vista a polarização do substrato nos dispositivos. Inicialmente a definição destes planos no eixo Z foram declaradas de forma errada, ou seja, uma linha de comando para uma pequena quantidade de planos ao longo de Z, desse modo criava-se uma sobreposição de planos fazendo com que o simulador perdesse a referência, resultando em problemas de convergência o que ocasionou um atraso desse trabalho por aproximadamente seis meses.

Após muita persistência e alterar praticamente todo arquivo de entrada, finalmente, as simulações começaram a apresentar resultados após alterar as linhas de comando na definição dos planos XY no eixo Z, ou seja, definir apenas a posição e o espaçamento desejado dos planos em pontos importantes ao longo de Z, tais como, primeira e segunda interfaces, na metade no filme de silício, entre outros, pois desse modo as distâncias entre os planos no eixo Z são calculadas e implementadas pelo editor de estruturas 3D DevEdit3D.

A figura 4.1 mostra as grades de pontos construídas para as estruturas Diamante SOI nMOSFET com $\alpha=152^{o}$ (A), $\alpha=127^{o}$ (B), $\alpha=90^{o}$ (C), $\alpha=74^{o}$ (D) e $\alpha=53^{o}$ (E), respectivamente.



(A)



(B)

(C)

(D)

(E)

Figura 4.1 – Grades de pontos para os dispositivos Diamante SOI nMOSFET com ângulos α iguais a $152^{o}$ (A), $127^{o}$ (B), $90^{o}$ (C), $74^{o}$ (D) e $53^{o}$ (E)

## 4.3 Modelos numéricos utilizados

Neste trabalho a característica predominante para a escolha dos modelos físicos no simulador numérico de dispositivos ATLAS é o efeito da variação da temperatura. Abaixo segue um breve descritivo dos modelos utilizados [16]:

a) CVT – é um modelo completo que calcula a mobilidade levando em consideração os efeitos da concentração de dopantes, a variação da temperatura, o campo elétrico paralelo e o campo elétrico perpendicular;
b) AUGER – é um modelo de recombinação de portadores de carga que utiliza transição direta de três portadores, este modelo adiciona uma dependência do tempo de vida de recombinação na densidade de portadores e é usado para regiões com altas concentrações;
c) BOLTZMANN – utiliza a estatística de Boltzmann para solução das equações dos semicondutores.

Os apêndices A, B, C, D e E, são exemplos dos arquivos de entrada utilizados para construir e simular os DSM com $\alpha=152^{o}$, $\alpha=127^{o}$, $\alpha=90^{o}$, $\alpha=74^{o}$ e $\alpha=53^{o}$, respectivamente.

## 4.4 Métodos de extração dos resultados

Após a execução das simulações dos DSM pelo simulador numérico de dispositivos ATLAS, foram gerados os arquivos de saída necessários, que contêm todas as informações para a análise dos dados.

Serão analisados os dados referentes à densidade de corrente de fuga do dreno e a composição dos portadores (elétrons e lacunas) na região de canal dos diferentes dispositivos estudados neste trabalho.

### 4.4.1 Método da extração da corrente de fuga do dreno

Para cada DSM proposto neste trabalho foram executadas simulações numéricas nas seguintes condições de polarização, sendo $V_{DS}$=100mV, $V_{GS}$ variando de -0,5V a 1,5V e $V_{GB}$ igual à 0V, -2V, -5V e -10V, respectivamente.

Através do arquivo de saída ".log", que contêm todas as informações de tensão e corrente nos terminais dos dispositivos, foram construídas as curvas características de $I_{DS}$ em função de $V_{GS}$ para toda faixa de temperatura estudada.

O método de extração de $I_{DLeak}$ é feita através da análise das curvas características $I_{DS}$ em função de $V_{GS}$ na região de corte para o dispositivo polarizado com $V_{GS}$ bem abaixo de $V_{TH}$, que neste caso é considerado a -0,5V.

A figura 4.2 mostra um exemplo típico de $I_{DS}$ em função de $V_{GS}$ resultante no DSM com α=90º e $V_{GB}$=0V para toda faixa de temperatura estudada. É possível observar também um ponto de polarização onde $V_{GS}=V_{ZTC}$ em que a corrente de dreno ($I_{DS}=I_{ZTC}$) é a mesma com a variação de temperatura. Esse ponto de polarização é conhecido como Ponto Invariante com a Temperatura (ZTC - Zero Temperature Coefficient) [30]. Neste gráfico, também é indicado o procedimento utilizado para a obtenção das correntes de fuga do dreno de todos os dispositivos simulados no ATLAS.





Figura 4.2 – Exemplo do método de extração da corrente de fuga $I_{DLeak}$ em toda faixa de temperatura para o DSM com α=90º e $V_{GB}$=0V

Como pode ser visto na figura 4.2, o método aplicado neste trabalho para extração da corrente de fuga do dreno foi definida quando a tensão de porta $V_{GS}$ é igual a -0,5V.

Com os dados da corrente de fuga do dreno extraídos da curva característica $I_{DS}$ x $V_{GS}$ para toda a faixa de temperatura estudada, foi construída a curva de $I_{DLeak}$ em função da temperatura, conforme ilustrado na figura 4.3.





Figura 4.3 – Exemplo da curva da corrente de fuga do dreno $I_{DLeak}$ em função da temperatura no DSM com α=90º, $V_{DS}$=100mV, $V_{GS}$=-0,5V e $V_{GB}$=0V

### 4.4.2 Método da extração da densidade de corrente de fuga e a composição de portadores

A análise de dados para extração da densidade de corrente de fuga e a composição dos portadores livres (elétrons e lacunas) foram obtidas através do arquivo de saída com extensão ".str", que contêm todas as informações do estado da estrutura polarizada na região de fuga.

Com o uso da ferramenta gráfica em três dimensões TonyPlot3D foi utilizado um arquivo ".str" do DSM com α=90º e temperatura de 300ºC, nas seguintes condições de polarização: $V_{DS}$=100mV, $V_{GS}$=-0,5 V e $V_{GB}$=0V.

Para analisar os dados será posicionado um plano de corte no centro e no sentido longitudinal do dispositivo para que através do comando exportar pode-se visualizar a estrutura em duas dimensões através do uso da ferramenta gráfica TonyPlot, conforme mostra a figura 4.4.





Figura 4.4 – Exemplo do posicionamento do plano de corte no sentido longitudinal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º

A figura 4.5 mostra o plano de corte resultante do comando exportar no TonyPlot3D e mostra o posicionamento onde será efetuada a extração da densidade de corrente de fuga do dreno e a composição de portadores através das linhas de corte paralela (linha 1) e perpendicular (linha 2) no canal do dispositivo com o uso da ferramenta gráfica TonyPlot.






Figura 4.5 – Exemplo do plano de corte resultante no sentido longitudinal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º através das linhas de corte 1 e 2

Conforme é mostrado na figura 4.5, foi definido sempre no mesmo ponto e em todas as estruturas DSM a linha de corte paralela ao longo do canal (linha 1) que é iniciada na junção entre fonte / canal e se estende por todo comprimento de canal (L) até a junção entre o canal / dreno e está posicionada na metade da espessura do filme de silício ($t_{si}/2$), onde é possível avaliar o comportamento da densidade total de corrente de fuga ($J_{TLeak}$) e a composição de seus portadores (elétrons e lacunas) ao longo do comprimento de canal (L) e nas junções entre fonte / canal e canal / dreno dos dispositivos.

Também foi definido sempre no mesmo ponto e em todas as estruturas DSM, o posicionamento da linha de corte perpendicular ao canal (linha 2) que é iniciada na primeira interface entre o óxido de porta e o filme de silício e se estende por toda espessura do filme de silício ($t_{si}$) até a segunda interface entre o filme de silício e o óxido enterrado a qual está posicionada na metade do comprimento de canal (L/2). Neste ponto é permitida a avaliação do comportamento da densidade total de corrente de fuga ($J_{TLeak}$) e a composição de seus portadores (elétrons e lacunas) ao longo da espessura do filme de silício ($t_{si}$), bem como a influência da polarização feita no substrato dos dispositivos estudados.

A figura 4.6 é um exemplo de gráfico de $J_{TLeak}$, da densidade de elétrons ($J_{Elétrons}$) e da densidade de lacunas ($J_{Lacunas}$) nos cortes resultantes feitos pelas linhas de corte 1 (A) e 2 (B), permitindo então a análise das composições de portadores e de sua distribuição no filme de silício.




(A)





Figura 4.6 – Exemplo da densidade total de corrente de fuga do dreno e a composição de seus portadores resultantes pelos cortes feitos pela linha 1 (A) e linha 2 (B)

Para uma melhor visualização do comportamento da densidade total de corrente de fuga no volume do filme de silício apresentados nos gráficos da figura 4.6, foi efetuado um plano de corte na estrutura DSM com $\alpha=90^o$ ao longo do comprimento de canal e no sentido longitudinal, nas seguintes condições de polarização: $V_{DS}$=100mV, $V_{GS}$=-0,5V, $V_{GB}$=0V e temperatura de 300°C, conforme ilustra a figura 4.7.





Figura 4.7 – Exemplo da distribuição da densidade total de corrente de fuga do dreno no filme de silício através do corte longitudinal no DSM com $\alpha=90^o$, tensão de substrato $V_{GB}$=0V e temperatura de 300°C

De forma análoga, com uso da ferramenta gráfica em três dimensões TonyPlot3D e utilizando o mesmo dispositivo nas mesmas condições de polarização foi posicionado um novo plano de corte no centro e no sentido transversal do canal, conforme mostra a figura 4.8.





Figura 4.8 – Exemplo do posicionamento do plano de corte no sentido transversal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º

A figura 4.9 apresenta o plano de corte resultante e o posicionamento onde foi efetuada a extração da densidade de corrente de fuga do dreno e a composição de portadores através das linhas de corte paralela (linha 3) e perpendicular (linha 4) no canal do dispositivo, com o uso da ferramenta gráfica em duas dimensões TonyPlot.





Figura 4.9 – Exemplo do plano de corte resultante no sentido transversal do canal para a extração da densidade e a composição de portadores na corrente de fuga do dreno no DSM com α=90º através das linhas de corte 3 e 4

Conforme é mostrado na figura 4.9, foi definido sempre no mesmo ponto e em todas as estruturas DSM a linha de corte transversal ao canal (linha 3) posicionada entre as bases menores dos trapézios que formam a estrutura Diamante e se estende ao longo da largura de canal (W) na metade do filme de silício ($t_{Si}/2$). A partir deste tipo de corte é possível avaliar o comportamento de $J_{TLeak}$ e a composição de seus portadores (elétrons e lacunas) ao longo da largura de canal (W) dos dispositivos.

Neste plano de corte resultante, a linha de corte perpendicular (linha 4) se trata da mesma linha de corte (linha 2) descrita no plano de corte longitudinal.

Um exemplo dos comportamentos de $J_{TLeak}$, $J_{Elétrons}$ e $J_{Lacunas}$, resultantes no corte feito pela linha 3, no sentido transversal, pode ser visto na figura 4.10, onde permite a análise das composições de portadores e de sua distribuição no filme de silício.





Figura 4.10 – Exemplo da densidade total de corrente de fuga do dreno e a composição de seus portadores obtido pelo corte da linha 3

De forma análoga, para uma melhor visualização do comportamento da densidade total de corrente de fuga no volume do filme de silício apresentado no gráfico da figura 4.10, foi efetuado um plano de corte na estrutura DSM com $\alpha=90^{o}$ no sentido transversal ao longo da largura de canal, nas seguintes condições de polarização: $V_{DS}$=100mV, $V_{GS}$=-0,5V, $V_{GB}$=0V e temperatura de 300$^{o}$C, conforme ilustra a figura 4.11.





Figura 4.11 – Exemplo da distribuição da densidade total de corrente de fuga do dreno no filme de silício através do corte transversal no DSM com $\alpha=90^{o}$, tensão de substrato $V_{GB}$=0V e temperatura de 300$^{o}$C

# 5 RESULTADOS

Neste capítulo são apresentados e discutidos os resultados obtidos das simulações numéricas dos dispositivos Diamante SOI nMOSFET (DSM) com ângulo α de 53º, 74º, 90º, 127º e 152º, respectivamente. Os resultados são apresentados na forma gráfica, onde são estudados os comportamentos de $I_{DLeak}$, $J_{TLeak}$ e a distribuição e composição de $J_{Elétrons}$ e $J_{Lacunas}$ na corrente de fuga do dreno.

## 5.1 Corrente de fuga do dreno

Conforme apresentado no capítulo 4, a extração de $I_{DLeak}$ é realizada através da curva característica $I_{DS}$ em função de $V_{GS}$, na região de corte, isto é, para os dispositivos polarizados com $V_{GS}$=-0,5V em toda faixa de temperatura estudada. Neste trabalho são também analisados o comportamento de $I_{DLeak}$ quando os dispositivos são polarizados com uma tensão negativa no substrato $V_{GB}$, a fim de investigar qual é sua influência no comportamento de $I_{DLeak}$ em altas temperaturas.

A figura 5.1 mostra as curvas características $I_{DS}$ em função de $V_{GS}$ do DSM com ângulo α=127º e tensão do substrato $V_{GB}$=0V (A), $V_{GB}$=-5V (B) e o comparativo entre as tensões aplicada no substrato (C).





Figura 5.1 – Curvas características $I_{DS}$ em função de $V_{GS}$ do DSM com α=127° e tensão do substrato $V_{GB}$=0V (A), $V_{GB}$=-5V (B) e a comparação entre as tensões aplicada no substrato (C)

Similarmente, a figura 5.2 mostra $I_{DS}$ em função de $V_{GS}$ para o DSM com ângulo $\alpha=90^{o}$ e tensão do substrato $V_{GB}$=0V, $V_{GB}$=-5V e o comparativo entre as tensões aplicada no substrato (C).





Figura 5.2 – Curvas características $I_{DS}$ em função de $V_{GS}$ do DSM com $\alpha=90^{o}$ e tensão do substrato $V_{GB}$=0V (A), $V_{GB}$=-5V (B) e a comparação entre as tensões aplicada no substrato (C)

Todos os DSM propostos neste trabalho apresentaram $I_{DS}$ em função de $V_{GS}$ com comportamento semelhante aos mostrados nas figuras 5.1 e 5.2, onde é possível observar que o aumento da temperatura de operação, resultando no aumento de $I_{DLeak}$ na região de fuga dos dispositivos. Outro efeito relacionado com o aumento da temperatura é a redução e degradação da inclinação de sublimiar tornando o dispositivo menos eficiente na medida em que há a elevação da temperatura de operação [15].

A figura 5.3 mostra o gráfico resultante da extração de $I_{DLeak}$ em função da temperatura, a qual varia desde a temperatura ambiente (27°C) até 300°C no dispositivo DSM com α=127° e para os diferentes $V_{GB}$.





Figura 5.3 – Corrente de fuga do dreno em função da temperatura para os diferentes níveis de tensões de substrato para o DSM com α=127°

A figura 5.4 apresenta $I_{DLeak}$ em função da temperatura para o DSM com $\alpha=90^o$ e para os diferentes níveis de $V_{GB}$.





Figura 5.4 – Corrente de fuga do dreno em função da temperatura para os diferentes níveis de tensões de substrato para o DSM com $\alpha=90^o$

As figuras 5.3 e 5.4 mostram um comportamento semelhante de $I_{DLeak}$ em função da variação da temperatura, cujo comportamento é observado em todos os dispositivos DSM investigados. De acordo com as literaturas referentes aos estudos de corrente de fuga e os dispositivos SOI MOSFET operando em altas temperaturas [3], os resultados obtidos com as simulações apresentaram um comportamento esperado, onde o aumento da temperatura de operação resulta no aumento de $I_{Leak}$.

É possível observar também que os níveis de $I_{DLeak}$ para os dispositivos simulados são menores quando aplicado ao substrato uma tensão mais negativa. Isto ocorre porque nestas condições de polarização a primeira e a segunda interfaces estão no modo de acumulação, o que resulta num aumento da concentração de impurezas do tipo P ($N_A$) nas regiões acumuladas e uma redução eletricamente da área de junção especialmente na medida em que $V_{GB}$ torna-se cada vez mais negativo, conforme ilustra a figura 5.5. Observa-se também que as curvas com $V_{GB}$=-5V e $V_{GB}$=-10V praticamente se sobrepõem, pois nestas condições de

polarização, a largura da região de acumulação na segunda interface atingiu seu valor máximo.





Figura 5.5 – Esquema de redução de $I_{DLeak}$ devido tensão negativa aplicada no substrato

Como a corrente de fuga é inversamente proporcional a $N_A$ e diretamente proporcional as áreas de junção entre fonte / canal e canal / dreno, o aumento de $N_A$ e a redução eletricamente das áreas de junções contribuem para redução de $I_{Leak}$, conforme pode ser visto na equação (2.16).


Os dispositivos DSM estudados ao longo deste trabalho apresentam diferentes razões de aspecto (W/L), essa diferença entre as razões de aspecto resulta numa grande variação da corrente de fuga do dreno nos dispositivos. Para eliminar essas diferenças e permitir a comparação entre os dispositivos, a corrente de fuga do dreno será normalizada em função da razão de aspecto [$I_{DLeak}$/(W/L)]. A tabela 5.1 mostra os valores de $I_{DLeak}$/(W/L) de todos os DSM simulados.

Tabela 5.1 – Corrente de fuga do dreno normalizada em função da razão de aspecto nos dispositivos Diamante SOI nMOSFET


| | | Temperatura | | | | | |
|---|---|---|---|---|---|---|---|
| | | 100°C | 150 °C | 200°C | 250°C | 300°C | |
| α=53° | $V_{GB}$=0V | 3,55E-14 | 2,32E-12 | 6,49E-11 | 9,82E-10 | 9,32E-9 | Corrente de fuga $I_{DLeak}$/(W/L) [A] |
| | $V_{GB}$=-10V | 9,52E-15 | 6,95E-13 | 1,94E-11 | 3,06E-10 | 3,03E-9 | |
| α=74° | $V_{GB}$=0V | 2,68E-14 | 1,75E-12 | 4,89E-11 | 7,41E-10 | 7,04E-9 | |
| | $V_{GB}$=-10V | 7,09E-15 | 4,89E-13 | 1,44E-11 | 2,29E-10 | 2,27E-9 | |
| α=90° | $V_{GB}$=0V | 3,62E-14 | 2,17E-12 | 5,72E-11 | 8,21E-10 | 7,47E-9 | |
| | $V_{GB}$=-10V | 7,84E-15 | 6,64E-13 | 1,52E-11 | 2,35E-10 | 2,30E-9 | |
| α=127° | $V_{GB}$=0V | 1,87E-14 | 1,21E-12 | 3,38E-11 | 5,09E-10 | 4,80E-9 | |
| | $V_{GB}$=-10V | 4,80E-15 | 3,53E-13 | 9,88E-12 | 1,55E-10 | 1,53E-9 | |
| tα=152° | $V_{GB}$=0V | 1,76E-14 | 1,12E-12 | 3,11E-11 | 4,66E-10 | 4,39E-9 | |
| | $V_{GB}$=-10V | 4,47E-15 | 3,01E-13 | 8,78E-12 | 1,38E-10 | 1,36E-9 | |

Analisando os dados da tabela 5.1 é possível observar que a elevação da temperatura resulta no aumento de $I_{DLeak}$/(W/L) e que o aumento da tensão negativa no substrato, juntamente com o aumento do ângulo α dos dispositivos, contribuem para a redução de $I_{DLeak}$/(W/L).

Com os valores da tabela 5.1 foram obtidos os gráficos apresentados na figura 5.6, onde é feita uma comparação de $I_{Dleak}$/(W/L) dos dispositivos Diamante SOI nMOSFET em função da temperatura e da influência da tensão negativa aplicada no substrato para $V_{GB}$=0V (A) e $V_{GB}$=-10V (B).




(A)




(B)

Figura 5.6 – Comparação da corrente de fuga do dreno normalizada $I_{DLeak}$/(W/L) entre os dispositivos Diamantes SOI nMOSFET em função da temperatura e da influência da tensão negativa aplicada no substrato para $V_{GB}$=0V (A) e $V_{GB}$=-10V (B)

É possível observar através dos resultados apresentados na figura 5.6 que todos os DSM polarizado com $V_{GB}$=0V apresentaram maior intensidade de $I_{DLeak}$/(W/L) quando comparados com $V_{GB}$=-10V. Essa redução de $I_{DLeak}$/(W/L) ocorre, pois nestas condições de polarização a primeira e a segunda interfaces encontram-se no modo de acumulação, fazendo com que haja um aumento da concentração de impurezas do tipo P ($N_A$) nas regiões acumuladas e uma redução eletricamente da área de junção entre fonte / canal e canal / dreno, por onde flui $I_{DLeak}$/(W/L), resultando na redução de sua intensidade. Por outro lado, é possível observar que a variação de $I_{DLeak}$/(W/L), com o aumento da temperatura, é semelhante para todos os dispositivos, independente de α e $V_{GB}$.

A tabela 5.2 mostra, em porcentagem, a redução de $I_{DLeak}$/(W/L) de cada DSM quando comparados as polarizações de $V_{GB}$=0V com $V_{GB}$=-10V, para cada temperatura avaliada.

Tabela 5.2 – Redução percentual de $I_{DLeak}$/(W/L) quando comparada as tensões aplicadas no substrato de cada dispositivo Diamante SOI nMOSFET

| Temp [$^o$C] | Redução de $I_{DLeak}$/(W/L) [%] | | | | |
|---|---|---|---|---|---|
| | α=53$^o$ | α=74$^o$ | α=90$^o$ | α=127$^o$ | α=152$^o$ |
| 100 | 73,2 | 73,5 | 78,3 | 74,3 | 74,6 |
| 150 | 70,0 | 72,0 | 69,4 | 70,8 | 73,1 |
| 200 | 70,1 | 70,5 | 73,4 | 70,8 | 71,8 |
| 250 | 68,8 | 69,1 | 71,4 | 69,5 | 70,4 |
| 300 | 67,5 | 67,7 | 69,2 | 68,1 | 69,0 |

Os dados apresentados na tabela 5.2 mostram que a redução de $I_{DLeak}$/(W/L), quando comparados as tensões aplicadas no substrato, ou seja, comparação entre $V_{GB}$=0V com $V_{GB}$=-10V é em média de aproximadamente 71% menor para toda faixa de temperatura estudada.

A figura 5.7 apresenta os resultados referente ao comportamento de $I_{DLeak}$/(W/L) em função do ângulo α, com tensão de substrato $V_{GB}$=0V e $V_{GB}$=-10V, para as temperatura de 100$^o$C, 200$^o$C e 300$^o$C.





Figura 5.7 – Comportamento de $I_{DLeak}/(W/L)$ em função do ângulo α, com tensão de substrato $V_{GB}$=0V e $V_{GB}$=-10V

Ao analisar os resultados apresentados na figura 5.7, observar-se que $I_{DLeak}/(W/L)$, para uma certa temperatura, apresenta uma redução de sua intensidade na medida em que ângulo α aumenta. Essa redução é de aproximadamente 50% quando comparado os dispositivos com ângulo α=53° e α=152° na mesma temperatura de operação e tensão aplicada no substrato. Nota-se que essa redução de 50% de $I_{DLeak}/(W/L)$ pode ser encontrada em todas as temperaturas e nas diferentes tensões aplicadas no substrato, essa redução acontece, pois na medida em que o ângulo α do DSM aumenta, menor será o perímetro e a área de junção entre fonte / canal e canal / dreno.

Na intenção de analisar com maiores detalhes o comportamento de $I_{DLeak}$ nos DSM, em função da variação da temperatura, da influência da tensão negativa aplicada no substrato e da variação do ângulo α, a seguir são apresentados os resultados referentes a extração de $J_{TLeak}$, bem como a distribuição e composição das parcelas de $J_{Elétrons}$ e $J_{Lacunas}$ que fluem ao longo do filme de silício que compõe o canal dos dispositivos.

## 5.2 Densidade total de corrente de fuga do dreno e a distribuição e composição dos portadores de cargas móveis

Para um melhor entendimento do comportamento da corrente de fuga do dreno nos DSM estudados neste trabalho, em função da variação da temperatura e da polarização do substrato, serão analisados os dados referentes à extração de $J_{TLeak}$ e de suas componentes dadas por $J_{Elétrons}$ e $J_{Lacunas}$. A partir dos dados obtidos nas simulações, com os dispositivos polarizados e submetidos às mesmas condições de operação, possibilitou a análise da distribuição e composição dos portadores livres em L, através da linha de corte paralela ao canal (linha 1), em $t_{Si}$, através da linha de corte perpendicular ao canal (linha 2) e na largura do canal (W), através da linha de corte transversal ao canal (linha 3), conforme descritos no capítulo 4.

Os resultados apresentados nas figuras 5.8 a 5.10 mostram $J_{TLeak}$ extraído para o DSM com $\alpha=127^{o}$ e polarização de $V_{GB}$ com 0V, -5V e -10V, respectivamente. Os dados apresentados nestes gráficos foram obtidos através das linhas de corte “linha 1” (A), “linha 2” (B) e “linha 3” (C).





Figura 5.8 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com α=127° e $V_{GB}$=0V





Figura 5.9 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com α=127° e $V_{GB}$=-5V





Figura 5.10 - Densidade total de corrente de fuga do dreno resultante dos cortes feitos pela linha 1 (A), linha 2 (B) e linha 3 (C) no DSM com $\alpha=127^{o}$ e $V_{GB}$=-10V

A figura 5.11 mostra $J_{TLeak}$ extraída do DSM com α=152°, polarização de $V_{GB}$ com 0V, -5V e -10V para as temperaturas de 100°C, 200°C e 300°C, de acordo com os cortes efetuados pelas "linhas" 1, 2 e 3 de investigação.





Figura 5.11 - Densidade total de corrente de fuga do dreno resultante dos cortes provenientes das linhas 1 (A), 2 (B) e 3 (C) no DSM com α=152°

Similarmente, a figura 5.12 apresenta os resultados referentes à $J_{TLeak}$ extraída para o DSM com $\alpha=90^o$ e $V_{GB}$ com 0V, -5V e -10V, para as temperaturas de 100°C, 200°C e 300°C, de acordo com as linhas 1, 2 e 3, respectivamente.





Figura 5.12 - Densidade total de corrente de fuga do dreno resultante dos cortes gerados pelas linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=90^o$

A figura 5.13 mostra $J_{TLeak}$ extraída para o DSM com α=74°, polarização de $V_{GB}$ com 0V, -5V e -10V para as temperaturas de 100°C e 300°C, para as linhas de corte 1, 2 e 3.





Figura 5.13 - Densidade total de corrente de fuga do dreno resultante dos cortes efetuados pelas linhas 1 (A), 2 (B) e 3 (C) no DSM com α=74°

Na figura 5.14 são apresentados os resultados referentes à $J_{TLeak}$ extraída para o DSM com $\alpha=53^o$ e $V_{GB}$ com 0V, -5V e -10V, para as temperaturas de 100°C e 300°C, extraídos nas linhas 1, 2 e 3, respectivamente.





Figura 5.14 - Densidade total de corrente de fuga do dreno resultante dos cortes obtidos através das linhas 1 (A), 2 (B) e 3 (C) no DSM com $\alpha=53^o$

De acordo com os resultados mostrados nas figuras 5.8 a 5.14, notam-se o comportamento de $J_{TLeak}$ nos DSM para toda faixa de temperatura. É possível verificar que $J_{TLeak}$ apresenta um significativo aumento de sua intensidade, à medida em que se aumenta a temperatura de operação, porém mantém o mesmo comportamento da distribuição em cada temperatura estudada.

Os resultados provenientes dos cortes efetuados ao longo de L nas figuras 5.8 a 5.14, mostram que $J_{TLeak}$ apresenta maior intensidade na região mediana do canal L/2. É possível observar também que à medida que o ângulo α diminui a variação da corrente de fuga "$\Delta I_{DLeak}$" entre a região mediana do canal e as junções fonte / canal e canal / dreno apresenta um aumento significativo, ou seja, tomando como referência o dispositivo com $\alpha=53^o$, $\Delta I_{DLeak}$ é de aproximadamente três ordens de grandeza enquanto que para o dispositivo com $\alpha=127^o$ $\Delta I_{DLeak}$ é de aproximadamente uma ordem de grandeza. O comportamento observado acontece porque o dispositivo de menor ângulo α apresenta o maior campo elétrico longitudinal, resultando em um aumento na intensidade de $I_{DLeak}$ nesta região.

Quando o comportamento de $J_{TLeak}$ é analisado ao longo de $t_{Si}$ de acordo com o indicado nas figuras 5.8 a 5.14, todos os dispositivos sofrem com influência da polarização no substrato e apresentam os seguintes resultados: quando $V_{GB}=0V$, a intensidade de $J_{TLeak}$ é maior na segunda interface, pois nesta condição de polarização, somente a primeira interface encontra-se no modo de acumulação. Quando o substrato está polarizado com tensão negativa, $J_{TLeak}$ apresenta maior intensidade na metade da espessura do filme de silício $t_{Si}/2$, pois nestas condições de polarização a primeira e a segunda interfaces estão no modo de acumulação, o que resulta no aumento da concentração de $N_A$ nas regiões acumuladas e na redução eletricamente das áreas de junções entre fonte / canal e canal / dreno, reduzindo portanto $J_{TLeak}$.

Já com relação aos resultados obtidos ao longo de W nas figuras 5.8 a 5.14, mostram que a intensidade de $J_{TLeak}$ é maior nas imediações das bases menores (b) dos trapézios que formam o dispositivo Diamante. Este fenômeno acontece, pois a corrente de fuga é proporcional à razão entre W/L, ou seja, quanto menor o comprimento de canal L, maior será a corrente de fuga. Logo, quanto maior for a proximidade das bases menores, menor será o L e como a espessura do filme de silício $t_{Si}$ é constate, menor será a área paralela as bases (b e B) dos trapézios compreendida entre as junções fonte / canal e canal / dreno, resultando no aumento de $J_{TLeak}$.

Com o objetivo de entender melhor o comportamento da distribuição e composição de $J_{TLeak}$ em função da temperatura, da influência da tensão aplicada no substrato e da variação do ângulo α, foram investigados o comportamento das componentes dadas por elétrons $J_{Elétrons}$ e lacunas $J_{Lacunas}$, sendo que a soma destas parcelas compõe $J_{TLeak.}$ As figuras 5.15 a 5.17, mostram $J_{Elétrons}$, $J_{Lacunas}$ e $J_{TLeak}$ do DSM com $\alpha=127^{o}$, $V_{GB}$ com 0V, -5V e -10V, respectivamente. Os dados estão sendo analisados através das linhas de corte linha 1 (A), linha 2 (B) e linha 3 (C).





Figura 5.15 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes feitos pelas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^o$ e $V_{GB}=0V$





Figura 5.16 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^{o}$ e $V_{GB}=-5V$





Figura 5.17 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes nas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=127^o$ e $V_{GB}$=-10V

A figura 5.18 apresenta $J_{TLeak}$, $J_{Elétrons}$ e $J_{Lacunas}$ para o DSM com α=152° e $V_{GB}$ de 0V, -5V e -10V, operando a 200°C.





Figura 5.18 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes obtidos através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com α=152°

Na figura 5.19 são apresentados os resultados de $J_{TLeak}$, $J_{Elétrons}$ e $J_{Lacunas}$ do DSM com $\alpha=90^o$, $V_{GB}$ de 0V, -5V e -10V, para temperatura de 200°C.





Figura 5.19 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes efetuados pelas linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=90^o$

A figura 5.20 mostra os resultados referentes à $J_{TLeak}$, $J_{Elétrons}$ e $J_{Lacunas}$ para o DSM com $\alpha=74^o$, $V_{GB}$=0V e -10V, a 300$^o$C.





Figura 5.20 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes provenientes das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=74^o$

Na figura 5.21 é possível observar os resultados obtidos de $J_{TLeak}$, $J_{Elétrons}$ e $J_{Lacunas}$ para o DSM com $\alpha=53^o$, polarização de $V_{GB}$ com 0V e -10V e operando a 300°C.





Figura 5.21 – Distribuição e composição da densidade total de corrente de fuga resultante dos cortes indicados através das linhas 1 (A), 2 (B) e 3 (C) para o DSM com $\alpha=53^o$

As figuras 5.15 a 5.21 apresentam as distribuições e as respectivas composições de portadores presentes no filme de silício ao longo do comprimento de canal, da espessura do filme de silício e da largura de canal, os quais formam a corrente de fuga do dreno.

O corte efetuado ao longo do comprimento de canal pela linha 1 em todos os DSM analisados ao longo deste trabalho nas figuras 5.15 (A) a 5.21(A), mostram que $I_{DLeak}$ apresenta maior intensidade na região mediana do filme de silício e é composta majoritariamente por elétrons, enquanto que a concentração de lacunas apresenta maior intensidade próximas as junções fonte / canal e canal / dreno.

Já o corte efetuado perpendicular ao filme de silício através da linha 2 nos DSM nas figuras 5.15 (B) a 5.21 (B), mostram a influência da polarização no substrato e através dos resultados, nota-se que para $V_{GB}$=0V, $I_{DLeak}$ é mais intensa nas imediações da segunda interface e é composta predominantemente por elétrons, enquanto que a parcela $J_{Lacunas}$ diminui nessa mesma região. Quando o substrato está polarizado com tensão negativa, $I_{DLeak}$ apresenta maior intensidade na metade da espessura do filme de silício e é composta majoritariamente por elétrons, enquanto que a parcela de lacunas apresenta maior intensidade na primeira e segunda interfaces, devido às duas portas estarem polarizadas com tensão negativa e consequentemente impondo acumulação nas duas interfaces.

Com relação ao corte efetuado no sentido transversal ao longo da largura de canal pela linha 3 nos dispositivos conforme figuras 5.15 (C) a 5.21 (C), mostram que $I_{DLeak}$ apresenta maior intensidade nas bases menores (b) dos trapézios que formam o DSM e é predominantemente composta por elétrons, cujo resultado é observado para toda a faixa de temperatura avaliada.

Para uma melhor visualização do comportamento da densidade total de corrente de fuga no volume do filme de silício, foram efetuados cortes no sentido longitudinal ao longo do comprimento de canal e no sentido transversal ao longo da largura de canal nas estruturas DSM.

A figura 5.22 é resultante do corte longitudinal ao longo do comprimento de canal nos DSM com α=152º (A), α=90º (B) e α=53º (C), nas seguintes condições de polarização $V_{GS}$=-0,5V, $V_{DS}$=100mV e $V_{GB}$=0V, operando a 300ºC. Esse comportamento de $J_{TLeak}$ foram observados em todos os dispositivos avaliados ao longo deste trabalho e para toda a faixa de temperatura estudada.





Figura 5.22 – Distribuição de $J_{TLeak}$ no filme de silício através do corte longitudinal para os DSM com α=152º (A), α=90º (B) e α=53º (C), tensão de substrato $V_{GB}$=0V e temperatura de 300ºC

A figura 5.23 mostra o corte longitudinal ao longo de L nos DSM com α=152º (A), α=90º (B) e α=53º (C), nas seguintes condições de polarização $V_{GS}$=-0,5V, $V_{DS}$=100mV e $V_{GB}$=-10V, a 300ºC.





Figura 5.23 – Distribuição de $J_{TLeak}$ no filme de silício através do corte longitudinal para os DSM com α=152º (A), α=90º (B) e α=53º (C), tensão de substrato $V_{GB}$=-10V e temperatura de 300ºC

A figura 5.24 representa o corte transversal ao longo de W nos DSM com α=152º (A), α=90º (B) e α=53º (C), nas seguintes condições de polarização $V_{GS}$=-0,5V, $V_{DS}$=100mV e $V_{GB}$=0V, operando a 300ºC.





Figura 5.24 – Distribuição de $J_{TLeak}$ no filme de silício através do corte transversal para os DSM com α=152º (A), α=90º (B) e α=53º (C), tensão de substrato $V_{GB}$=0V e temperatura de 300ºC

Já a figura 5.25 mostra o corte transversal ao longo de W nos DSM com α=152º (A), α=90º (B) e α=53º (C), polarizado com $V_{GS}$=-0,5V, $V_{DS}$=100mV e $V_{GB}$=-10V, operando a 300ºC.





Figura 5.25 – Distribuição de $J_{TLeak}$ no filme de silício através do corte transversal para os DSM com α=152º (A), α=90º (B) e α=53º (C), tensão de substrato $V_{GB}$=-10V e temperatura de 300ºC

De acordo com os resultados apresentados nas figuras 5.22 e 5.23, tem-se a distribuição da densidade total de corrente de fuga no filme de silício ao longo do comprimento de canal através do corte longitudinal, onde é possível observar que $J_{TLeak}$ apresenta maior densidade na região mediana da estrutura, independente do L, pois na medida em que o ângulo α diminui a base maior (B) dos trapézios que formam o Diamante SOI nMOSFET aumenta. Quando $V_{GB}$=0V, conforme mostrado na figura 5.21, $J_{TLeak}$ apresenta maior intensidade próxima a segunda interface, pois nestas condições de polarização somente a primeira interface encontra-se no modo de acumulação. Porém quando aplicado no substrato tensão negativa $V_{GB}$=-10V, como mostrado na figura 5.22, $J_{TLeak}$ está concentrada principalmente na metade do filme de silício $t_{Si}/2$, pois nestas condições de polarização a primeira e a segunda interfaces encontram-se no modo de acumulação o que resulta no aumento da concentração de impurezas do tipo P nas regiões acumuladas e a redução eletricamente das áreas de junção entre fonte / canal e canal / dreno, contribuindo para redução de $I_{DLeak}$.

As figuras 5.24 e 5.25 apresentam $J_{TLeak}$ no filme de silício ao longo da largura de canal através do corte transversal, onde é possível observar que $J_{TLeak}$ apresenta maior concentração nas bases menores (b) nos trapézios que formam o DSM, ou seja, nos pontos W=0 e W=6µm, onde a área é menor. Analisando a figura 5.24, para $V_{GB}$=0V, nota-se que a maior intensidade de $J_{TLeak}$ encontram-se nas bases menores (b) e na segunda interface, devido a primeira interface estar no modo de acumulação. Com a tensão negativa aplicada no substrato, conforme ilustra a figura 5.25, $J_{TLeak}$ é mais intensa nas imediações de (b) e é deslocada para região central do filme de silício, pois ambas interfaces encontram-se em acumulação contribuindo para redução de elétrons e por consequência, a redução de $I_{DLeak}$.

A distribuição destas densidades apresentadas nas figuras 5.22 a 5.25, foram encontradas de forma similar em todos os DSM avaliados neste trabalho, para toda faixa de temperatura estudada e as diferentes tensões aplicadas no substrato, porém com níveis menores devido ao efeito da temperatura.

## 5.3 Comparação da corrente de fuga entre os Diamantes e seus equivalentes Convencionais SOI nMOSFETs

Para o desenvolvimento do estudo comparativo de $I_{DLeak}$ entre os DSM e seus respectivos CSM, foram obtidas as curvas características $I_{DS}$ em função de $V_{GS}$, para extração de $I_{DLeak}$, polarizados com $V_{GS}$=-0,5V, $V_{DS}$=100mV e $V_{GB}$ com 0V, -5V e -10V, para toda faixa de temperatura avaliada ao longo deste trabalho.

A tabela 5.3 mostra os valores de [$I_{DLeak}$/(W/L)] normalizada em função da razão de aspecto dos CSM equivalentes aos DSM estudados neste trabalho. Por se tratar de dispositivos com diferentes leiautes a razão de aspecto elimina essas diferenças e permiti a comparação entre os dispositivos.


Tabela 5.3 – Corrente de fuga do dreno normalizada em função da razão de aspecto nos dispositivos Convencional SOI nMOSFET

| | | Temperatura | | | | | |
|---|---|---|---|---|---|---|---|
| | | 100°C | 150°C | 200°C | 250°C | 300°C | |
| L=7,00µm | $V_{GB}$=0V | 9,61E-15 | 7,04E-13 | 2,03E-11 | 3,15E-10 | 3,07E-9 | Corrente de fuga $I_{DLeak}$/(W/L) [A] |
| | $V_{GB}$=-10V | 2,73E-15 | 2,22E-13 | 6,57E-12 | 1,05E-10 | 1,05E-9 | |
| L=5,00µm | $V_{GB}$=0V | 9,64E-15 | 6,87E-13 | 2,08E-11 | 3,22E-10 | 3,13E-9 | |
| | $V_{GB}$=-10V | 2,59E-15 | 2,14E-13 | 6,67E-12 | 1,07E-10 | 1,07E-9 | |
| L=4,00µm | $V_{GB}$=0V | 1,09E-14 | 7,40E-13 | 2,13E-11 | 3,29E-10 | 3,20E-9 | |
| | $V_{GB}$=-10V | 2,65E-15 | 2,30E-13 | 6,73E-12 | 1,08E-10 | 1,08E-9 | |
| L=2,50µm | $V_{GB}$=0V | 1,29E-14 | 8,12E-13 | 2,30E-11 | 3,54E-10 | 3,42E-9 | |
| | $V_{GB}$=-10V | 2,87E-15 | 2,43E-13 | 7,12E-12 | 1,14E-10 | 1,14E-9 | |
| L=1,75µm | $V_{GB}$=0V | 1,40E-14 | 8,87E-13 | 2,49E-11 | 3,79E-10 | 3,65E-9 | |
| | $V_{GB}$=-10V | 3,38E-15 | 2,54E-13 | 7,41E-12 | 1,17E-10 | 1,17E-9 | |


Analisando os dados apresentados na tabela 5.3 é possível observar que a elevação da temperatura de operação resulta no aumento de $I_{DLeak}$ e que a tensão negativa aplicada no substrato contribui para redução do valor de $I_{DLeak}$, conforme já observado nos DSM. Este fenômeno ocorre devido o aumento da concentração de impurezas do tipo P e a redução eletricamente da área de junção entre fonte / canal e canal / dreno, resultante da presença das

camadas de acumulação presentes nas primeira e segunda interfaces, decorrentes das polarizações imposta na porta e no substrato dos dispositivos.


Os gráficos da figura 5.26 apresentam uma comparação de $I_{DLeak}$ entre os DSM e os respectivos equivalentes CSM em função da temperatura e da influência da tensão aplicada no substrato, conforme segue: a figura 5.26 (A) compara $I_{DLeak}/(W/L)$ do DSM de $\alpha=53^o$ com seu respectivo CSM de L=7µm, a figura 5.26 (B) apresenta a comparação entre o DSM de $\alpha=74^o$ com seu respectivo CSM de L=5µm e as comparações entre $\alpha=90^o$ e L=4µm, $\alpha=127^o$ e L=2,5µm e $\alpha=152^o$ e L=1,75µm, podem ser vistas nas figuras 5.26 (C), 5.26 (D) e 5.26 (E), respectivamente.





(A)





(B)




(C)




(D)




(E)

Figura 5.26 – Comparação de $I_{DLeak}$/(W/L) entre os dispositivos DSM com seu CSM equivalente, sendo α=53° com L=7µm (A), α=74° com L=5µm (B), α=90° com L=4µm (C), α=127° com L=2,5µm (D) e α=152° com L=1,75µm (E), em função da temperatura e da tensão aplicada no substrato

Analisando os resultados apresentados na figura 5.26, é possível observar que na medida em que α diminui, a variação da corrente de fuga do dreno ($\Delta I_{DLeak}$) entre os DSM e CSM aumenta. Isto se deve graças à redução de α que resulta em um campo elétrico longitudinal maior, aumentando, portanto a região de depleção e consequentemente o número de portadores arrancados da rede cristalina, o que resulta no aumento da intensidade de $I_{DLeak}$, independentemente do valor de $V_{GB}$ ou da temperatura de operação. Todos os dispositivos avaliados apresentaram as mesmas tendências de $I_{DLeak}$ em função da variação da temperatura e de $V_{GB}$. A tabela 5.4 mostra a redução de $I_{DLeak}$ em porcentagem da comparação realizada entre os DSM e os respectivos CSM, operando em altas temperaturas.

Tabela 5.4 – Redução em porcentagem de $I_{DLeak}$ da comparação realizada entre os dispositivos Diamante SOI nMOSFET com os respectivos Convencionais SOI nMOSFET equivalentes

| | | Redução de $I_{DLeak}/(W/L)$ [%] | | | | |
|---|---|---|---|---|---|---|
| Comparação | $V_{GB}$ [V] | 100°C | 150°C | 200°C | 250°C | 300°C |
| α=53° L=7µm | 0 | 72,9 | 69,6 | 68,7 | 67,9 | 67,0 |
| | -10 | 71,3 | 68,1 | 66,1 | 65,7 | 65,3 |
| α=74° L=5µm | 0 | 64,0 | 60,7 | 57,5 | 56,5 | 55,5 |
| | -10 | 63,5 | 56,2 | 53,7 | 53,3 | 52,9 |
| α=90° L=4µm | 0 | 69,9 | 65,9 | 62,8 | 59,9 | 57,2 |
| | -10 | 66,2 | 65,4 | 55,7 | 54,0 | 53,0 |
| α=127° L=2,5µm | 0 | 31,0 | 32,9 | 31,9 | 30,4 | 28,7 |
| | -10 | 40,2 | 31,2 | 27,9 | 26,4 | 25,5 |
| α=152° L=1,75µm | 0 | 20,4 | 20,8 | 19,9 | 18,7 | 16,8 |
| | -10 | 24,4 | 15,6 | 15,6 | 15,2 | 14,0 |

Os dados apresentados na tabela 5.4 mostram que a variação de $I_{DLeak}/(W/L)$ é maior quando comparado o DSM de α=53° com seu equivalente CSM de L=7µm. Este comportamento está relacionado diretamente ao ângulo α do dispositivo DSM, onde o menor α resulta no maior campo elétrico longitudinal aumentando a região de depleção e o número de portadores arrancados da rede cristalina, resultando no aumento de $I_{DLeak}/(W/L)$. É possível observar também que, na medida em que α aumenta, $\Delta I_{DLeak}$ entre os DSM e seus respectivos CSM diminui, pois o DSM tende a ser um CSM.

Nas figuras 5.27 e 5.28 são apresentadas as comparações de $I_{DLeak}$/(W/L) entre os DSM e seus equivalentes CSM operando em altas temperaturas para $V_{GB}$=0V e $V_{GB}$=-10V, respectivamente.





Figura 5.27 – Comparação de $I_{DLeak}$/(W/L) entre os DSM e seus equivalentes CSM para as temperaturas de 100°C, 200°C e 300°C, com $V_{GB}$=0V





Figura 5.28 – Comparação de $I_{DLeak}$/(W/L) entre os DSM e seus equivalentes CSM para 100°C, 200°C e 300°C, com $V_{GB}$=-10V

Conforme pode ser visto nas figuras 5.27 e 5.28, $I_{DLeak}$ apresenta comportamentos semelhantes em ambos dispositivos independentemente de $V_{GB}$ e da temperatura de operação, porém $I_{DLeak}$ nos DSM, para α menores, é ligeiramente maior quando comparados aos seus respectivos CSM. Semelhantes resultados também são observados para -10V<$V_{GB}$<0V.

As figuras 5.29 e 5.30 mostram uma comparação de $J_{TLeak}$ entre o DSM de α=127° com seu respectivo CSM de L=2,5µm, polarizado com $V_{GB}$=0V e $V_{GB}$=-10V, respectivamente. Os dados apresentados nestes gráficos foram obtidos através das linhas de corte linha 1 (A), linha 2 (B) e linha 3 (C).





Figura 5.29 – Comparação de $J_{TLeak}$ entre o DSM de α=127° com seu equivalente CSM de L=2,5µm resultante dos cortes indicados pelas linhas 1 (A), 2 (B) e 3 (C) para 100°C, 200°C e 300°C, com $V_{GB}$=0V





Figura 5.30 – Comparação de $J_{TLeak}$ entre o DSM de α=127° com seu equivalente CSM de L=2,5µm obtidos dos cortes indicados pelas linhas 1 (A), 2 (B) e 3 (C) para 100°C, 200°C e 300°C, com $V_{GB}$=-10V

A figura 5.31 compara $J_{TLeak}$ entre o DSM de α=90° com seu equivalente CSM de L=4µm, polarização de $V_{GB}$ com 0V e -10V para temperatura de 200°C, de acordo com as linhas 1, 2 e 3, respectivamente.





Figura 5.31 – Comparação de $J_{TLeak}$ entre o DSM de α=90° com seu equivalente CSM de L=4µm através dos cortes realizados pelas linhas 1 (A), 2 (B) e 3 (C) para temperatura de 200°C

Já a figura 5.32 apresenta a comparação de $J_{TLeak}$ entre o DSM de α=53° com seu respectivo CSM de L=7µm, polarização de substrato com 0V e -10V, temperatura de 300°C, extraídos nas linhas 1, 2 e 3, respectivamente.





Figura 5.32 – Comparação de $J_{TLeak}$ entre o DSM de α=53° com seu respectivo CSM de L=7µm resultante dos cortes dados pelas linhas 1 (A), 2 (B) e 3 (C) para temperatura de 300°C

Os resultados apresentados nas figuras 5.29 a 5.32, mostram a comparação de $J_{TLeak}$ entre os dispositivos DSM e seu respectivo CSM operando em altas temperatura e com a influência da tensão aplicada no substrato. Todos os dispositivos investigados ao longo deste trabalho apresentaram resultados semelhantes.

É possível notar que os resultados provenientes dos cortes efetuados ao longo de L, mostram que $J_{TLeak}$ nos CSM apresenta intensidade constante, enquanto que nos DSM $J_{TLeak}$ apresenta maior intensidade na região mediana do canal, independente do ângulo α.

Ao longo de $t_{Si}$, o comportamento de $J_{TLeak}$ em ambos os dispositivos sofrem com a influência da tensão aplicada no substrato. Quando $V_{GB}$=0V, a intensidade de $J_{TLeak}$ é maior na segunda interface. Porém quando é aplicada tensão negativa no substrato, $J_{TLeak}$ apresenta maior intensidade na região mediana da espessura do filme de silício, devido a presença das regiões de acumulação na primeira e na segunda interfaces.

Os resultados obtidos ao longo de W, mostram que $J_{TLeak}$ para os dispositivos CSM apresenta-se de forma constante, já com relação aos DSM a intensidade de $J_{TLeak}$ é maior próximas as bases menores (b) dos trapézios que formam o DSM.

# 6 CONCLUSÕES

Neste trabalho foi avaliado o comportamento da corrente de fuga do dreno em função da temperatura e da influência da região em acumulação presente na segunda interface, decorrente da tensão negativa aplicada no substrato dos dispositivos Diamante SOI nMOSFET. Para um melhor entendimento do comportamento de $I_{DLeak}$, foram realizadas simulações numéricas tridimensionais onde foi possível extrair a densidade total de corrente de fuga e assim, investigar a sua distribuição na região de canal e a composição dessas correntes de fuga em relação aos portadores de elétrons e lacunas.

Os resultados obtidos nos Diamante SOI nMOSFET avaliados neste trabalho mostraram que a corrente de fuga do dreno é altamente dependente da temperatura, ou seja, quanto mais intensa for a temperatura de operação, maior será a intensidade de $I_{DLeak}$.

Quando aplicada no substrato uma tensão negativa, os níveis de corrente de fuga nos dispositivos reduzem. Isto ocorre porque nestas condições de polarização, a primeira e a segunda interfaces estão no modo de acumulação. Na medida em que $V_{GB}$ torna-se cada vez mais negativo, maior é a região de acumulação na segunda interface até sua largura máxima, o que resulta no aumento da concentração de impurezas do tipo P nas regiões acumuladas e na redução eletricamente da área efetiva de junção entre fonte / canal e canal / dreno. Como a corrente de fuga é inversamente proporcional a $N_A$ e diretamente proporcional à área de junção, estes fatores contribuem para a redução de $I_{Leak}$.

A densidade total de corrente de fuga, presente no filme de silício que compõe a região de canal, é dada pela somatória da densidade de elétrons e lacunas, sendo $I_{DLeak}$ composta majoritariamente por elétrons para toda faixa de temperatura estudada e para todos os dispositivos avaliados neste trabalho.

Quando comparados os dispositivos DSM em função do ângulo α nas mesmas condições de temperatura e polarização, observar-se que $I_{DLeak}$, apresenta uma redução de sua intensidade a medida em que α aumenta. Essa redução é de aproximadamente 50% quando comparado os dispositivos com ângulo $\alpha=53^o$ e $\alpha=152^o$. O fato de $I_{DLeak}$ ser maior no DSM com $\alpha=53^o$ é que neste dispositivo o campo elétrico longitudinal resultante é maior, o que resulta no aumento da região de depleção e consequentemente no aumento do número de portadores na região de canal arrancados da estrutura cristalina de silício.

Na comparação realizada entre os DSM e seus equivalentes CSM é possível concluir que quanto menor o ângulo α maior será a variação de $I_{DLeak}$ entre o DSM e o CSM. Quando comparado o DSM de $\alpha=53^{o}$ com seu respectivo CSM de L=7µm, o CSM apresentou uma intensidade de $I_{DLeak}$ menor de aproximadamente 72%. Já a comparação entre o DSM de $\alpha=152^{o}$ com o CSM de L=1,75µm, a intensidade de $I_{DLeak}$ no CSM foi de aproximadamente 22% menor.

Com os resultados obtidos ao longo deste trabalho é possível sugerir como trabalhos futuros a variação da concentração de dopantes na região do canal, fixar o valor do comprimento de canal e variar a largura de canal para obtenção do ângulo α na estrutura Diamante SOI nMOSFET, tendo variado o valor da largura de canal será possível avaliar o ponto ideal entre as dimensões (W e L), fixar o valor da corrente de dreno $I_{DS}$ para redução das dimensões do DSM e consequentemente a redução da área do dispositivo e a redução da espessura do filme de silício e/ou a espessura do óxido enterrado para aumentar a influência da tensão aplicada no substrato.

# REFERÊNCIAS


[1] COLINGE, J. P. **FinFETs and Other Multi-Gate Transistors**, Cambridge: Springer, 2007.

[2] FLANDRE, D.; NAZAROV, A. N.; HEMMENT, P. L. F. **Science and Technology of Semiconductor-On-Insulator Structures and Devices Operating in a Harsh Environment**, v. 185, Kluwer Academic Publishers, 2004.

[3] AUBERTON-HERVÉ, A. J.; COLINGE, J. P.; FLANDRE, D.: High-temperature applications of SIMOX technology. **Japanese Solid State Technology**, Kluwer Academic Publishers, v. 58, p. 12-17, dec. 1993.

[4] BELLODI, M.; MARTINO, J. A.: Study of the drain leakage current carriers in silicon-on-insulator MOSFETs at high temperatures. **Solid-State Electronics**, Inglaterra, v. 45, p. 683-688, 2001.

[5] BELLODI, M. **Estudo das Componentes e Modelagem das Correntes de Fuga em Dispositivos SOI MOSFETs Operando em Altas Temperaturas**. 2001. Tese (Doutorado em Engenharia Elétrica) – Universidade de São Paulo, São Paulo.

[6] COLINGE, J. P. **Silicon-On-Insulator Technology: Materials to VLSI**, 3rd ed., Kluwer Academic Publishers, 2004.

[7] GIMENEZ, S. P.; BELLODI, M. Diamond SOI MOSFET (DSM), Brazil, INPI **Patent: 018080049795**, 2008.

[8] GIMENEZ, S. P.; BELLODI, M.: Diamond MOSFET: An Innovative Layout to Improve Performance of ICs. **Solid-State Electronics**, Inglaterra, v. 54, p. 1690-1696, 2010.

[9] GIMENEZ, S. P.; BELLODI, M.: Drain Leakage Current Evaluation in the Diamond SOI nMOSFET at High Temperatures. **ECS Transactions**, v. 25, p. 243-253, 2009.

[10] GIMENEZ, S. P.; ALATI, D. M.: OCTO SOI MOSFET: An Evolution of the Diamond To Be Used In the Analog Integrated Circuits. **EuroSOI**, Granada, v. 1, p. 91-92, 2011.

[11] GIMENEZ, S. P.; CLASER, R.; ALATI, D. M.: Using Diamond SOI nMOSFET to Improve the Frequency Response of the Analog Integrated Circuits. **EuroSOI**, Granada, v. 1, p. 109-110, 2011.

[12] GIMENEZ, S. P.; ALATI, D. M.: FISH SOI MOSFET: An Evolution of the Diamond SOI Transistor for Digital ICs Applications. **219th ECS Meeting**, Canadá, Curran Associates Inc., 2011.

[13] INIGUEZ, B.; RASKIN, J.-P.; SIMON, P.; FLANDRE, D.; SEGURA, J. A review of leakage current in SOI CMOS ICs: impact on parametric testing techniques. **Solid-State Electronics**, Inglaterra, v. 47, p. 1959-1967, 2003.

[14] GIROLDO Jr., J.; BELLODI, M. Drain Leakage Current in MuGFETs at High Temperatures. **217th ECS Transactions** 28 (4), p. 119-129, 2010.

[15] ALMEIDA, L. M.; BELLODI, M.: Study of the Drain Leakage Current Behavior in Circular Gate SOI nMOSFET Using 0,13µm SOI CMOS Technology at High Temperatures. **22nd Symposium on Microelectronics Technology and Devices - SBMicro**, Rio de Janeiro, v. 9, p. 397-404, 2007.

[16] ATLAS User`s Manual – Device Simulation Software, Silvaco International, Santa Clara, CA 95054, 2010.

[17] LACONTE, J.; FLANDRE, D.; RASKIN, J.-P. **Micromachined Thin-Film Sensors for SOI-CMOS Co-Integration**, Berlin, Springer, 2006.

[18] CRISTOLOVEANU, S.; LI, S. S. **Electrical Characterization of Silicon-On-Insulator Materials and Devices**, Boston, Kluwer Academic, 1995.

[19] CELLER, G. K.; CRISTOLOVEANU, S.: Silicon-On-Insulator Technology. **Journal of Applied Physics**, v. 93, n. 9, p. 4955-4978, 2003.

[20] MARTINO, J. A.; PAVANELLO, M. A.; VERDONCK, P. B. **Caracterização Elétrica de Tecnologia e Dispositivos MOS**, São Paulo, Thomson, 2004.

[21] BALESTRA, F.; NAZAROV, A. N.; LYSENKO, V. S. **Progress in SOI Structures and Devices Operating at Extreme Conditions**, Holanda, Kluwer Academic, 2002.

[22] GENTINNE, B.; EGGERMONT, J.-P.; FLANDRE, D.; COLINGE, J. P.: Fully depleted SOI-CMOS technology for high temperature IC applications. **Materials Science and Engineering**, v. 46, p. 1-7, 1997.

[23] TANAKA, S. Theory of drain leakage current in silicon MOSFETs. **Solid-State Electronics**, Inglaterra, v. 38, p. 683-691, 1995.

[24] SEDRA, A. S.; SMITH, K. C. **Microeletronica**, 4 ed., São Paulo: Makron books, 2000.

[25] SZE, S. M. **Physics of Semiconductor Devices**, 2 ed., Nova York: John Willey & Sons, 1981.

[26] NEUDECK, P. G.; OKOJIE, R. S.; CHEN, L. Y. High-temperature electronics – a role for wide bandgap semiconductors? **Proceedings of the IEEE**, v. 90, n. 6, p. 1065-1076, 2002.

[27] COLINGE, J. P.; COLINGE, C. A. **Physics of Semiconductor Devices**, Massachusetts, Kluwer Academic, 2002.

[28] STREETMAN, B. G.; BANERJEE, S. **Solid State Electronic Device**, 5th ed., Upper Sanddle River, Prentice Hall, 2000.

[29] SILVACO Engineered Excellence. Disponivel em: http://www.silvaco.com/products/device_simulation/atlas.html, acessado em: 8 de setembro de 2011 às 15:38:12.

[30] CAMILLO, L. M. **Estudo do Ponto Invariante com a Temperatura ("Zero Temperature Coefficient") em Transistores SOI MOSFET Fabricados com Tecnologia Ultra-Submicrométrica**. 2011. Tese (Doutorado em Engenharia Elétrica) - Universidade de São Paulo, São Paulo.

## APÊNDICE A

Arquivo de simulação do dispositivo Diamante SOI nMOSFET com $\alpha=152^{o}$, $V_{GB}=0V$ e $T=100^{o}C$.

```
#################################################################################
# Dispositivo Diamante SOI MOSFET (DSM)                                         #
# Comportamento elétrico em função da Temperatura                               #
# W=6um; b=1um; B=2,5um; L=1,75um; a=152°;                                      #
# tox=2nm; tSi=100nm; Box=200nm; Eletrodos=10nm;                                 #
# Concentração = Dreno/Fonte=1e20 | Canal=5,5e15                                #
# Vds=100mV | Vg= -0,5 à 1,5V | Temperatura=100ºC                               #
#################################################################################

#################################################################################
# Descrição usando devedit                                                      #
#################################################################################

go devedit simflags="-3d"

#################################################################################
# Definição das Regiões                                                         #
#################################################################################

# Porta
region reg=1 name=gate mat=polysilicon elec.id=1 work.func=0 z1=-0.0125 z2=-0.0025\
       polygon="-1.25,0 -0.5,-3 0.5,-3 1.25,0 0.5,3 -0.5,3 -1.25,0"

constr.mesh region=1 default

# Óxido de Porta
region reg=2 name=oxide mat=Oxide z1=-0.0025 z2=0 \
       polygon="-1.25,0 -0.5,-3 0.5,-3 1.25,0 0.5,3 -0.5,3 -1.25,0"

constr.mesh region=2 default

# Filme de Silicio
region reg=3 name=canal mat=Silicon z1=0 z2=0.100 \
       polygon="-1.25,0 -0.5,-3 0.5,-3 1.25,0 0.5,3 -0.5,3 -1.25,0"

constr.mesh region=3 default

# Fonte
region reg=4 name=source mat=silicon z1=0 z2=0.100 \
       polygon="-0.5,-3 -0.7,-3 -1,-3 -1.75,0 -1,3 -0.7,3 -0.5,3 -1.25,0 -0.5,-3"

constr.mesh region=4 default

# Dreno
region reg=5 name=drain mat=silicon z1=0 z2=0.100 \
       polygon="0.5,-3 0.7,-3 1,-3 1.75,0 1,3 0.7,3 0.5,3 1.25,0 0.5,-3"

constr.mesh region=5 default

# Contato de Fonte
region reg=6 name=source mat=Aluminum elec.id=2 work.func=0 z1=-0.0125 z2=0 \
       polygon="-0.7,-3 -1,-3 -1.75,0 -1,3 -0.7,3 -1.45,0 -0.7,-3"

constr.mesh region=6 default

# Contato de Dreno
region reg=7 name=drain mat=Aluminum elec.id=3 work.func=0 z1=-0.0125 z2=0 \
       polygon="0.7,-3 1,-3 1.75,0 1,3 0.7,3 1.45,0 0.7,-3"
```

```
constr.mesh region=7 default

# Óxido Enterrado
region reg=8 name=Box mat=Oxide z1=0.100 z2=0.300 \
       polygon="-1.75,0 -1,-3 1,-3 1.75,0 1,3 -1,3"

constr.mesh region=8 default

# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=0.3 z2=0.310 \
       polygon="-1.75,0 -1,-3 1,-3 1.75,0 1,3 -1,3"

constr.mesh region=9 default

###############################################################################################
# Grade no plano xy                                                                           #
###############################################################################################

#Grade geral
constr.mesh id=1 x1=-1.75 y1=-3 x2=1.75 y2=3 default max.height=0.25 max.width=0.25

#Grade Fonte/Canal/Dreno

constr.mesh id=1 x1=-1.75 y1=-3 x2=-0.5 y2=3 default max.height=0.2 max.width=0.1

constr.mesh id=1 x1=0.5 y1=-3 x2=1.75 y2=3 default max.height=0.2 max.width=0.1

Mesh Mode=MeshBuild

###############################################################################################
# Grade no eixo z                                                                             #
###############################################################################################

z.plane z=-0.0125 spacing=0.0125
z.plane z=0.000  spacing=0.0005
z.plane z=0.050  spacing=0.05
z.plane z=0.100  spacing=0.002
Z.plane z=0.200  spacing=0.1
z.plane z=0.300  spacing=0.1
z.plane z=0.310  spacing=0.1
z.plane max.spacing=0.25 max.ratio=2
base.mesh height=1000000 width=1000000
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.Points when=automatic

###############################################################################################
# Salva estrutura                                                                             #
###############################################################################################

structure outf=estrut.str

###############################################################################################
# Descrição usando atlas                                                                      #
###############################################################################################

go atlas simflags= "-P32"

###############################################################################################
# Carrega a estrutura                                                                         #
###############################################################################################

mesh infile=estrut.str

###############################################################################################
# Define a concentração da dopagem                                                            #
###############################################################################################

doping uniform conc=5.5e15 p.type region=3
```

```
doping uniform conc=1e20 n.type region=4
doping uniform conc=1e20 n.type region=5

###############################################################################
# Define a função trabalho da porta                                           #
###############################################################################

CONTACT NAME=gate      workfunction=4.57
CONTACT NAME=substrate workfunction=4.95

###############################################################################
# Salva estrutura                                                             #
###############################################################################

save outf=estrut_doped_T373K.str

###############################################################################
# Seleciona os modelos                                                        #
###############################################################################

models cvt auger print temp=373

###############################################################################
# Define os métodos                                                           #
###############################################################################

method gummel newton autonr bicgst trap maxtrap=10 carriers=2

###############################################################################
# Inicia a simulação                                                          #
###############################################################################

solve init
solve prev
solve vdrain=0
solve vgate=0
solve vsource=0
solve vsubstrate=0

# Polarização do dreno
solve vdrain=1e-4
solve vdrain=1e-3
solve vdrain=3e-3
solve vdrain=4e-3
solve vdrain=5e-3
solve vdrain=6e-3
solve vdrain=7e-3
solve vdrain=8e-3
solve vdrain=9e-3
solve vdrain=10e-3
solve vdrain=20e-3
solve vdrain=50e-3
solve vdrain=100e-3

# Polarização da Porta na Região de Fuga
solve vgate=-1e-4
solve vgate=-1e-3
solve vgate=-5e-3
solve vgate=-1e-2
solve vgate=-2e-2
solve vgate=-5e-2
solve vgate=-1e-1
solve vgate=-2e-1
solve vgate=-3e-1
solve vgate=-4e-1
solve vgate=-5e-1

# Salva estrutura polarizada Vds=100mV Vgs=-0.5V
```

```
save outf=estrut_VB0V_T373K_-0.5V.str master

# Inicia arquivo .log
log outf=Curva_IdVg_VB0V_T373K.log

# Polarização da Porta até a Região de Saturação
solve name=gate vgate=-0.5 vfinal=1.5 vstep=0.01

# Salva estrutura polarizada Vds=100mV Vgs=1.5V
save outf=estrut_VB0V_T373K_1.5V.str master

quit
```

## APÊNDICE B

Arquivo de simulação do dispositivo Diamante SOI nMOSFET com $\alpha=127^{o}$, $V_{GB}$=-2V e T=150ºC.

```
#################################################################################
# Dispositivo Diamante SOI MOSFET (DSM)                                         #
# Comportamento elétrico em função da Temperatura                               #
# W=6um; b=1um; B=4um; L=2,5um; a=127°;                                         #
# tox=2nm; tSi=100nm; Box=200nm; Eletrodos=10nm;                                 #
# Concentração = Dreno/Fonte=1e20 | Canal=5,5e15                                #
# Vds=100mV | Vg= -0,5 à 1,5V | Temperatura= 150ºC                              #
#################################################################################

#################################################################################
# Descrição usando devedit                                                      #
#################################################################################

go devedit simflags="-3d"

#################################################################################
# Definição das Regiões                                                         #
#################################################################################

# Porta
region reg=1 name=gate mat=polysilicon elec.id=1 work.func=0 z1=-0.0125 z2=-0.0025\
       polygon="-2,0 -0.5,-3 0.5,-3 2,0 0.5,3 -0.5,3 -2,0"

constr.mesh region=1 default

# Óxido de Porta
region reg=2 name=oxide mat=Oxide z1=-0.0025 z2=0 \
       polygon="-2,0 -0.5,-3 0.5,-3 2,0 0.5,3 -0.5,3 -2,0"

constr.mesh region=2 default

# Filme de Silicio
region reg=3 name=canal mat=Silicon z1=0 z2=0.100 \
       polygon="-2,0 -0.5,-3 0.5,-3 2,0 0.5,3 -0.5,3 -2,0"

constr.mesh region=3 default

# Fonte
region reg=4 name=source mat=silicon z1=0 z2=0.100 \
       polygon="-0.5,-3 -0.7,-3 -1,-3 -2.5,0 -1,3 -0.7,3 -0.5,3 -2,0 -0.5,-3"

constr.mesh region=4 default

# Dreno
region reg=5 name=drain mat=silicon z1=0 z2=0.100 \
       polygon="0.5,-3 0.7,-3 1,-3 2.5,0 1,3 0.7,3 0.5,3 2,0 0.5,-3"

constr.mesh region=5 default

# Contato de Fonte
region reg=6 name=source mat=Aluminum elec.id=2 work.func=0 z1=-0.0125 z2=0 \
       polygon="-0.7,-3 -1,-3 -2.5,0 -1,3 -0.7,3 -2.2,0 -0.7,-3"

constr.mesh region=6 default

# Contato de Dreno
region reg=7 name=drain mat=Aluminum elec.id=3 work.func=0 z1=-0.0125 z2=0 \
       polygon="0.7,-3 1,-3 2.5,0 1,3 0.7,3 2.2,0 0.7,-3"
```

```
constr.mesh region=7 default

# Óxido Enterrado
region reg=8 name=Box mat=Oxide z1=0.100 z2=0.300 \
       polygon="-2.5,0 -1,-3 1,-3 2.5,0 1,3 -1,3"

constr.mesh region=8 default

# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=0.3 z2=0.310 \
       polygon="-2.5,0 -1,-3 1,-3 2.5,0 1,3 -1,3"

constr.mesh region=9 default

#################################################################################################
# Grade no plano xy                                                                             #
#################################################################################################

base.mesh height=1000000 width=1000000

bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.points when=automatic

imp.refine min.spacing=0.02 z=0

constr.mesh max.angle=90 max.ratio=300 max.height=10000 \
       max.width=10000 min.height=0.0001 min.width=0.0001

constr.mesh type=Semiconductor default

constr.mesh type=Insulator default

constr.mesh type=Metal default

constr.mesh type=Other default

constr.mesh region=1 default

constr.mesh region=2 default

constr.mesh region=3 default

constr.mesh region=4 default

constr.mesh region=5 default

constr.mesh region=6 default

constr.mesh region=7 default

constr.mesh region=8 default

constr.mesh region=9 default

Mesh Mode=MeshBuild

refine mode=both x1=-2.5 y1=-3.0 x2=2.5 y2=3.0
refine mode=both x1=-2.0 y1=-3.0 x2=-0.5 y2=3.0
refine mode=both x1=0.5 y1=-3.0 x2=2.0 y2=3.0

#################################################################################################
# Grade no eixo z                                                                               #
#################################################################################################

z.plane z=-0.0125 spacing=0.0125
z.plane z=0.000  spacing=0.0005
z.plane z=0.050  spacing=0.05
z.plane z=0.100  spacing=0.002
```

```
Z.plane z=0.200  spacing=0.1
z.plane z=0.300  spacing=0.1
z.plane z=0.310  spacing=0.1
z.plane max.spacing=0.25 max.ratio=2
base.mesh height=1000000 width=1000000
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.Points when=automatic

################################################################################
# Salva estrutura                                                              #
################################################################################

structure outf=estrut.str

################################################################################
# Descrição usando atlas                                                       #
################################################################################

go atlas simflags= "-P32"

################################################################################
# Carrega a estrutura                                                          #
################################################################################

mesh infile=estrut.str

################################################################################
# Define a concentração da dopagem                                             #
################################################################################

doping uniform conc=5.5e15 p.type region=3
doping uniform conc=1e20 n.type region=4
doping uniform conc=1e20 n.type region=5

################################################################################
# Define a função trabalho da porta                                            #
################################################################################

CONTACT NAME=gate      workfunction=4.57
CONTACT NAME=substrate workfunction=4.95

################################################################################
# Salva estrutura                                                              #
################################################################################

save outf=estrut_doped_T423K.str

################################################################################
# Seleciona os modelos                                                         #
################################################################################

models cvt auger print temp=423

################################################################################
# Define os métodos                                                            #
################################################################################

method gummel newton autonr bicgst trap maxtrap=10 carriers=2

################################################################################
# Inicia a simulação                                                           #
################################################################################

solve init
solve prev
solve vdrain=0
solve vgate=0
solve vsource=0
```

```
solve vsubstrate=0

# Polarização do dreno
solve vdrain=1e-4
solve vdrain=1e-3
solve vdrain=3e-3
solve vdrain=4e-3
solve vdrain=5e-3
solve vdrain=6e-3
solve vdrain=7e-3
solve vdrain=8e-3
solve vdrain=9e-3
solve vdrain=10e-3
solve vdrain=20e-3
solve vdrain=50e-3
solve vdrain=100e-3

# Polarização da Porta na Região de Fuga
solve vgate=-1e-4
solve vgate=-1e-3
solve vgate=-5e-3
solve vgate=-1e-2
solve vgate=-2e-2
solve vgate=-5e-2
solve vgate=-1e-1
solve vgate=-2e-1
solve vgate=-3e-1
solve vgate=-4e-1
solve vgate=-5e-1

# Polarização do Substrato na Região de Fuga
solve name=substrate vsubstrate=0 vfinal=-2 vstep=-0.5

# Salva estrutura polarizada Vds=100mV Vgs=-0.5V Vgb=-2V
save outf=estrut_VB-2V_T423K_-0.5V.str master

# Inicia arquivo .log
log outf=Curva_IdVg_VB-2V_T423K.log

# Polarização da Porta até a Região de Saturação
solve name=gate vgate=-0.5 vfinal=1.5 vstep=0.01

# Salva estrutura polarizada Vds=100mV Vgs=1.5V Vgb=-2V
save outf=estrut_VB-2V_T423K_1.5V.str master

quit
```

## APÊNDICE C

Arquivo de simulação do dispositivo Diamante SOI nMOSFET com $\alpha=90^{o}$, $V_{GB}$=-5V e T=200$^{o}$C.

```
##########################################################################################
# Dispositivo Diamante SOI MOSFET (DSM)                                                  #
# Comportamento elétrico em função da Temperatura                                        #
# W=6um; b=1um; B=7um; L=4um; a=90°;                                                     #
# tox=2nm; tSi=100nm; Box=200nm; Eletrodos=10nm                                           #
# Concentração = Dreno/Fonte=1e20 | Canal=5,5e15                                         #
# Vds=100mV | Vg= -0,5 à 1,5V | Temperatura= 200°C                                      #
##########################################################################################

##########################################################################################
# Descrição usando devedit                                                               #
##########################################################################################

go devedit simflags="-3d"

##########################################################################################
# Definição das Regiões                                                                  #
##########################################################################################

# Porta
region reg=1 name=gate mat=polysilicon elec.id=1 work.func=0 z1=-0.0125 z2=-0.0025\
       polygon="-3.5,0 -0.5,-3 0.5,-3 3.5,0 0.5,3 -0.5,3 -3.5,0"

constr.mesh region=1 default

# Óxido de Porta
region reg=2 name=oxide mat=Oxide z1=-0.0025 z2=0 \
       polygon="-3.5,0 -0.5,-3 0.5,-3 3.5,0 0.5,3 -0.5,3 -3.5,0"

constr.mesh region=2 default

# Filme de Silicio
region reg=3 name=canal mat=Silicon z1=0 z2=0.100 \
       polygon="-3.5,0 -0.5,-3 0.5,-3 3.5,0 0.5,3 -0.5,3 -3.5,0"

constr.mesh region=3 default

# Fonte
region reg=4 name=source mat=silicon z1=0 z2=0.100 \
       polygon="-0.5,-3 -0.7,-3 -1,-3 -4,0 -1,3 -0.7,3 -0.5,3 -3.5,0 -0.5,-3"

constr.mesh region=4 default

# Dreno
region reg=5 name=drain mat=silicon z1=0 z2=0.100 \
       polygon="0.5,-3 0.7,-3 1,-3 4,0 1,3 0.7,3 0.5,3 3.5,0 0.5,-3"

constr.mesh region=5 default

# Contato de Fonte
region reg=6 name=source mat=Aluminum elec.id=2 work.func=0 z1=-0.0125 z2=0 \
       polygon="-0.7,-3 -1,-3 -4,0 -1,3 -0.7,3 -3.7,0 -0.7,-3"

constr.mesh region=6 default

# Contato de Dreno
region reg=7 name=drain mat=Aluminum elec.id=3 work.func=0 z1=-0.0125 z2=0 \
       polygon="0.7,-3 1,-3 4,0 1,3 0.7,3 3.7,0 0.7,-3"
```

```
constr.mesh region=7 default

# Óxido Enterrado
region reg=8 name=Box mat=Oxide z1=0.100 z2=0.300 \
       polygon="-4,0 -1,-3 1,-3 4,0 1,3 -1,3"

constr.mesh region=8 default

# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=0.3 z2=0.310 \
       polygon="-4,0 -1,-3 1,-3 4,0 1,3 -1,3"

constr.mesh region=9 default

###############################################################################
# Grade no plano xy                                                           #
###############################################################################

base.mesh height=1000000 width=1000000

bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.points when=automatic

imp.refine min.spacing=0.02 z=0

constr.mesh max.angle=90 max.ratio=300 max.height=10000 \
       max.width=10000 min.height=0.0001 min.width=0.0001

constr.mesh type=Semiconductor default

constr.mesh type=Insulator default

constr.mesh type=Metal default

constr.mesh type=Other default

constr.mesh region=1 default

constr.mesh region=2 default

constr.mesh region=3 default

constr.mesh region=4 default

constr.mesh region=5 default

constr.mesh region=6 default

constr.mesh region=7 default

constr.mesh region=8 default

constr.mesh region=9 default

Mesh Mode=MeshBuild

refine mode=both x1=-4.0 y1=-3.0 x2=4.0 y2=3.0

###############################################################################
# Grade no eixo z                                                             #
###############################################################################

z.plane z=-0.0125 spacing=0.0125
z.plane z=0.000  spacing=0.0005
z.plane z=0.050  spacing=0.05
z.plane z=0.100  spacing=0.002
Z.plane z=0.200  spacing=0.1
z.plane z=0.300  spacing=0.1
```

```
z.plane z=0.310  spacing=0.1
z.plane max.spacing=0.25 max.ratio=2
base.mesh height=1000000 width=1000000
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.Points when=automatic

###############################################################################
# Salva estrutura                                                             #
###############################################################################

structure outf=estrut.str

###############################################################################
# Descrição usando atlas                                                      #
###############################################################################

go atlas simflags= "-P32"

###############################################################################
# Carrega a estrutura                                                         #
###############################################################################

mesh infile=estrut.str

###############################################################################
# Define a concentração da dopagem                                            #
###############################################################################

doping uniform conc=5.5e15 p.type region=3
doping uniform conc=1e20 n.type region=4
doping uniform conc=1e20 n.type region=5

###############################################################################
# Define a função trabalho da porta                                           #
###############################################################################

CONTACT NAME=gate      workfunction=4.57
CONTACT NAME=substrate workfunction=4.95

###############################################################################
# Salva estrutura                                                             #
###############################################################################

save outf=estrut_doped_T473K.str

###############################################################################
# Seleciona os modelos                                                        #
###############################################################################

models cvt auger print temp=473

###############################################################################
# Define os métodos                                                           #
###############################################################################

method gummel newton autonr bicgst trap maxtrap=10 carriers=2

###############################################################################
# Inicia a simulação                                                          #
###############################################################################

solve init
solve prev
solve vdrain=0
solve vgate=0
solve vsource=0
solve vsubstrate=0
```

```
# Polarização do dreno
solve vdrain=1e-4
solve vdrain=1e-3
solve vdrain=3e-3
solve vdrain=4e-3
solve vdrain=5e-3
solve vdrain=6e-3
solve vdrain=7e-3
solve vdrain=8e-3
solve vdrain=9e-3
solve vdrain=10e-3
solve vdrain=20e-3
solve vdrain=50e-3
solve vdrain=100e-3

# Polarização da Porta na Região de Fuga
solve vgate=-1e-4
solve vgate=-1e-3
solve vgate=-5e-3
solve vgate=-1e-2
solve vgate=-2e-2
solve vgate=-5e-2
solve vgate=-1e-1
solve vgate=-2e-1
solve vgate=-3e-1
solve vgate=-4e-1
solve vgate=-5e-1

# Polarização do Substrato na Região de Fuga
solve name=substrate vsubstrate=0 vfinal=-5 vstep=-0.5

# Salva estrutura polarizada Vds=100mV Vgs=-0.5V Vgb=-5V
save outf=estrut_VB-5V_T473K_-0.5V.str master

# Inicia arquivo .log
log outf=Curva_IdVg_VB-5V_T473K.log

# Polarização da Porta até a Região de Saturação
solve name=gate vgate=-0.5 vfinal=1.5 vstep=0.01

# Salva estrutura polarizada Vds=100mV Vgs=1.5V Vgb=-5V
save outf=estrut_VB-5V_T473K_1.5V.str master

quit
```

## APÊNDICE D

Arquivo de simulação do dispositivo Diamante SOI nMOSFET com $\alpha=74^{o}$, $V_{GB}$=-10V e T=250$^{o}$C.

```
###############################################################################
# Dispositivo Diamante SOI MOSFET (DSM)                                       #
# Comportamento elétrico em função da Temperatura                             #
# W=6um; b=1um; B=9um; L=5um; a=74°;                                          #
# tox=2nm; tSi=100nm; Box=200nm; Eletrodos=10nm                                #
# Concentração = Dreno/Fonte=1e20 | Canal=5,5e15                              #
# Vds=100mV | Vg= -0,5 à 1,5V | Temperatura=250°C                             #
###############################################################################

###############################################################################
# Descrição usando devedit                                                    #
###############################################################################

go devedit simflags="-3d"

###############################################################################
# Definição das Regiões                                                       #
###############################################################################

# Porta
region reg=1 name=gate mat=polysilicon elec.id=1 work.func=0 z1=-0.0125 z2=-0.0025\
       polygon="-4.5,0 -0.5,-3 0.5,-3 4.5,0 0.5,3 -0.5,3 -4.5,0"

constr.mesh region=1 default

# Óxido de Porta
region reg=2 name=oxide mat=Oxide z1=-0.0025 z2=0 \
       polygon="-4.5,0 -0.5,-3 0.5,-3 4.5,0 0.5,3 -0.5,3 -4.5,0"

constr.mesh region=2 default

# Filme de Silicio
region reg=3 name=canal mat=Silicon z1=0 z2=0.100 \
       polygon="-4.5,0 -0.5,-3 0.5,-3 4.5,0 0.5,3 -0.5,3 -4.5,0"

constr.mesh region=3 default


region reg=10 name=canal1 mat=Silicon z1=0 z2=0.100 \
       polygon="-0.3,-3 0.3,-3 0.433,-2.9 -0.433,-2.9 -0.3,-3"

constr.mesh region=10 default


region reg=11 name=canal2 mat=Silicon z1=0 z2=0.100 \
       polygon="-0.3,3 0.3,3 0.433,2.9 -0.433,2.9 -0.3,3"

constr.mesh region=11 default


# Fonte
region reg=4 name=source mat=silicon z1=0 z2=0.100 \
       polygon="-0.5,-3 -1,-3 -5,0 -1,3 -0.5,3 -4.5,0 -0.5,-3"

constr.mesh region=4 default

# Dreno
region reg=5 name=drain mat=silicon z1=0 z2=0.100 \
       polygon="0.5,-3 1,-3 5,0 1,3 0.5,3 4.5,0 0.5,-3"
```

```
constr.mesh region=5 default

# Contato de Fonte
region reg=6 name=source mat=Aluminum elec.id=2 work.func=0 z1=-0.0125 z2=0 \
       polygon="-0.7,-3 -1,-3 -5,0 -1,3 -0.7,3 -4.7,0 -0.7,-3"

constr.mesh region=6 default

# Contato de Dreno
region reg=7 name=drain mat=Aluminum elec.id=3 work.func=0 z1=-0.0125 z2=0 \
       polygon="0.7,-3 1,-3 5,0 1,3 0.7,3 4.7,0 0.7,-3"

constr.mesh region=7 default

# Óxido Enterrado
region reg=8 name=Box mat=Oxide z1=0.100 z2=0.300 \
       polygon="-5,0 -1,-3 1,-3 5,0 1,3 -1,3 -5,0"

constr.mesh region=8 default

# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=0.3 z2=0.310 \
       polygon="-5,0 -1,-3 1,-3 5,0 1,3 -1,3 -5,0"

constr.mesh region=9 default

###############################################################################
# Grade no plano xy                                                           #
###############################################################################

#Grade geral
constr.mesh id=1 x1=-2.5 y1=-3 x2=2.5 y2=3 default max.height=0.5 max.width=0.5

#Grade Fonte/Canal

constr.mesh id=1 x1=-5 y1=-1.5 x2=-3.5 y2=1.5 default max.height=0.25
max.width=0.25

constr.mesh id=1 x1=-3.5 y1=-2 x2=-2.5 y2=-0.5 default max.height=0.25
max.width=0.25

constr.mesh id=1 x1=-2.5 y1=-3 x2=-1.5 y2=-1 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=-1.5 y1=-3 x2=-0.5 y2=-1.5 default max.height=0.25
max.width=0.25

constr.mesh id=1 x1=-3.5 y1=2 x2=-2.5 y2=0.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=-2.5 y1=3 x2=-1.5 y2=1 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=-1.5 y1=3 x2=-0.5 y2=1.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=5 y1=-1.5 x2=3.5 y2=1.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=3.5 y1=-2 x2=2.5 y2=-0.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=2.5 y1=-3 x2=1.5 y2=-1 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=1.5 y1=-3 x2=0.5 y2=-1.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=3.5 y1=2 x2=2.5 y2=0.5 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=2.5 y1=3 x2=1.5 y2=1 default max.height=0.25 max.width=0.25

constr.mesh id=1 x1=1.5 y1=3 x2=0.5 y2=1.5 default max.height=0.25 max.width=0.25

Mesh Mode=MeshBuild
```

```
###############################################################################
# Grade no eixo z                                                             #
###############################################################################

z.plane z=-0.0125 spacing=0.0125
z.plane z=0.000  spacing=0.0005
z.plane z=0.050  spacing=0.05
z.plane z=0.100  spacing=0.002
Z.plane z=0.200  spacing=0.1
z.plane z=0.300  spacing=0.1
z.plane z=0.310  spacing=0.1
z.plane max.spacing=0.25 max.ratio=2
base.mesh height=1000000 width=1000000
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.Points when=automatic

###############################################################################
# Salva estrutura                                                             #
###############################################################################

structure outf=estrut.str

###############################################################################
# Descrição usando atlas                                                      #
###############################################################################

go atlas simflags= "-P32"

###############################################################################
# Carrega a estrutura                                                         #
###############################################################################

mesh infile=estrut.str

###############################################################################
# Define a concentração da dopagem                                            #
###############################################################################

doping uniform conc=5.5e15 p.type region=3
doping uniform conc=1e20 n.type region=4
doping uniform conc=1e20 n.type region=5
doping uniform conc=5.5e15 p.type region=10
doping uniform conc=5.5e15 p.type region=11

###############################################################################
# Define a função trabalho da porta                                           #
###############################################################################

CONTACT NAME=gate      workfunction=4.57
CONTACT NAME=substrate workfunction=4.95

###############################################################################
# Salva estrutura                                                             #
###############################################################################

save outf=estrut_doped_T523K.str

###############################################################################
# Seleciona os modelos                                                        #
###############################################################################

models cvt auger print temp=523

###############################################################################
# Define os métodos                                                           #
###############################################################################
```

```
method gummel newton autonr bicgst trap maxtrap=10 carriers=2
###############################################################################################
# Inicia a simulação                                                                          #
###############################################################################################

solve init
solve prev
solve vdrain=0
solve vgate=0
solve vsource=0
solve vsubstrate=0


# Polarização do dreno
solve vdrain=1e-4
solve vdrain=1e-3
solve vdrain=3e-3
solve vdrain=4e-3
solve vdrain=5e-3
solve vdrain=6e-3
solve vdrain=7e-3
solve vdrain=8e-3
solve vdrain=9e-3
solve vdrain=10e-3
solve vdrain=20e-3
solve vdrain=50e-3
solve vdrain=100e-3

# Polarização da Porta na Região de Fuga
solve vgate=-1e-4
solve vgate=-1e-3
solve vgate=-5e-3
solve vgate=-1e-2
solve vgate=-2e-2
solve vgate=-5e-2
solve vgate=-1e-1
solve vgate=-2e-1
solve vgate=-3e-1
solve vgate=-4e-1
solve vgate=-5e-1

# Polarização do Substrato na Região de Fuga
solve name=substrate vsubstrate=0 vfinal=-10 vstep=-0.5

# Salva estrutura polarizada Vds=100mV Vgs=-0.5V Vgb=-10V
save outf=estrut_VB-10V_T523K_-0.5V.str master

# Inicia arquivo .log
log outf=Curva_IdVg_VB-10V_T523K.log

# Polarização da Porta até a Região de Saturação
solve name=gate vgate=-0.5 vfinal=1.5 vstep=0.01

# Salva estrutura polarizada Vds=100mV Vgs=1.5V Vgb=-10V
save outf=estrut_VB-10V_T523K_1.5V.str master

quit
```

## APÊNDICE E

Arquivo de simulação do dispositivo Diamante SOI nMOSFET com $\alpha=53^{o}$, $V_{GB}$=-10V e T=300$^{o}$C.

```
##########################################################################################
# Dispositivo Diamante SOI MOSFET (DSM)                                                  #
# Comportamento elétrico em função da Temperatura                                        #
# W=6um; b=1um; B=13um; L=7um; a=53°;                                                    #
# tox=2nm; t_Si=100nm; Box=200nm; Eletrodos=10nm                                          #
# Concentração = Dreno/Fonte=1e20 | Canal=5,5e15                                         #
# Vds=100mV | Vg= -0,5 à 1,5V | Temperatura=300°C                                       #
##########################################################################################

##########################################################################################
# Descrição usando devedit                                                               #
##########################################################################################

go devedit simflags="-3d"

##########################################################################################
# Definição das Regiões                                                                  #
##########################################################################################

# Porta
region reg=1 name=gate mat=polysilicon elec.id=1 work.func=0 z1=-0.0125 z2=-0.0025\
       polygon="-6.5,0 -0.5,-3 0.5,-3 6.5,0 0.5,3 -0.5,3 -6.5,0"

constr.mesh region=1 default

# Óxido de Porta
region reg=2 name=oxide mat=Oxide z1=-0.0025 z2=0 \
       polygon="-6.5,0 -0.5,-3 0.5,-3 6.5,0 0.5,3 -0.5,3 -6.5,0"

constr.mesh region=2 default

# Filme de Silicio
region reg=3 name=canal mat=Silicon z1=0 z2=0.100 \
       polygon="-6.5,0 -0.5,-3 0.5,-3 6.5,0 0.5,3 -0.5,3 -6.5,0"

constr.mesh region=3 default


region reg=10 name=canal1 mat=Silicon z1=0 z2=0.100 \
       polygon="-0.3,-3 0.3,-3 0.5,-2.9 -0.5,-2.9 -0.3,-3"

constr.mesh region=10 default


region reg=11 name=canal2 mat=Silicon z1=0 z2=0.100 \
       polygon="-0.3,3 0.3,3 0.5,2.9 -0.5,2.9 -0.3,3"

constr.mesh region=11 default


# Fonte
region reg=4 name=source mat=silicon z1=0 z2=0.100 \
       polygon="-0.5,-3 -1,-3 -7,0 -1,3 -0.5,3 -6.5,0 -0.5,-3"

constr.mesh region=4 default

# Dreno
region reg=5 name=drain mat=silicon z1=0 z2=0.100 \
       polygon="0.5,-3 0.7,-3 1,-3 7,0 1,3 0.7,3 0.5,3 6.5,0 0.5,-3"
```

```
constr.mesh region=5 default

# Contato de Fonte
region reg=6 name=source mat=Aluminum elec.id=2 work.func=0 z1=-0.0125 z2=0 \
       polygon="-0.7,-3 -1,-3 -7,0 -1,3 -0.7,3 -6.7,0 -0.7,-3"

constr.mesh region=6 default

# Contato de Dreno
region reg=7 name=drain mat=Aluminum elec.id=3 work.func=0 z1=-0.0125 z2=0 \
       polygon="0.7,-3 1,-3 7,0 1,3 0.7,3 6.7,0 0.7,-3"

constr.mesh region=7 default

# Óxido Enterrado
region reg=8 name=Box mat=Oxide z1=0.100 z2=0.300 \
       polygon="-7,0 -1,-3 1,-3 7,0 1,3 -1,3 -7,0"

constr.mesh region=8 default

# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=0.3 z2=0.310 \
       polygon="-7,0 -1,-3 1,-3 7,0 1,3 -1,3 -7,0"

constr.mesh region=9 default

################################################################################
# Grade no plano xy                                                            #
################################################################################

base.mesh height=1000000 width=1000000

bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.points when=automatic

imp.refine min.spacing=0.02 z=0

constr.mesh max.angle=90 max.ratio=300 max.height=10000 \
       max.width=10000 min.height=0.0001 min.width=0.0001

constr.mesh type=Semiconductor default

constr.mesh type=Insulator default

constr.mesh type=Metal default

constr.mesh type=Other default

constr.mesh region=1 default

constr.mesh region=2 default

constr.mesh region=3 default

constr.mesh region=4 default

constr.mesh region=5 default

constr.mesh region=6 default

constr.mesh region=7 default

constr.mesh region=8 default

constr.mesh region=9 default

Mesh Mode=MeshBuild
```

```
refine mode=both x1=-7 y1=-1 x2=-5 y2=1

refine mode=both x1=-4.5 y1=-3 x2=-3.5 y2=-0.75
refine mode=both x1=-4.5 y1=3 x2=-3.5 y2=0.75

refine mode=both x1=-3.0 y1=-3 x2=-2.0 y2=-1.5
refine mode=both x1=-3.0 y1=3 x2=-2.0 y2=1.5

refine mode=both x1=-1.5 y1=-3 x2=-0.5 y2=-2.0
refine mode=both x1=-1.5 y1=3 x2=-0.5 y2=2.0

refine mode=both x1=1.5 y1=-3 x2=0.5 y2=-2.0
refine mode=both x1=1.5 y1=3 x2=0.5 y2=2.0

refine mode=both x1=3.0 y1=-3 x2=2.0 y2=-1.5
refine mode=both x1=3.0 y1=3 x2=2.0 y2=1.5

refine mode=both x1=4.5 y1=-3 x2=3.5 y2=-0.75
refine mode=both x1=4.5 y1=3 x2=3.5 y2=0.75

refine mode=both x1=5 y1=-1 x2=7 y2=1

###############################################################################
# Grade no eixo z                                                             #
###############################################################################

z.plane z=-0.0125 spacing=0.0125
z.plane z=0.000  spacing=0.0005
z.plane z=0.050  spacing=0.05
z.plane z=0.100  spacing=0.002
Z.plane z=0.200  spacing=0.1
z.plane z=0.300  spacing=0.1
z.plane z=0.310  spacing=0.1
z.plane max.spacing=0.25 max.ratio=2
base.mesh height=1000000 width=1000000
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.001 line.straightening=1
align.Points when=automatic

###############################################################################
# Salva estrutura                                                             #
###############################################################################

structure outf=estrut.str

###############################################################################
# Descrição usando atlas                                                      #
###############################################################################

go atlas simflags= "-P32"

###############################################################################
# Carrega a estrutura                                                         #
###############################################################################

mesh infile=estrut.str

###############################################################################
# Define a concentração da dopagem                                            #
###############################################################################

doping uniform conc=5.5e15 p.type region=3
doping uniform conc=1e20 n.type region=4
doping uniform conc=1e20 n.type region=5
doping uniform conc=5.5e15 p.type region=10
doping uniform conc=5.5e15 p.type region=11
```

```
###############################################################################################
# Define a função trabalho da porta                                                           #
###############################################################################################

CONTACT NAME=gate      workfunction=4.57
CONTACT NAME=substrate workfunction=4.95

###############################################################################################
# Salva estrutura                                                                             #
###############################################################################################

save outf=estrut_doped_T573K.str

###############################################################################################
# Seleciona os modelos                                                                        #
###############################################################################################

models cvt auger print temp=573

###############################################################################################
# Define os métodos                                                                           #
###############################################################################################

method gummel newton autonr bicgst trap maxtrap=10 carriers=2

###############################################################################################
# Inicia a simulação                                                                          #
###############################################################################################

solve init
solve prev
solve vdrain=0
solve vgate=0
solve vsource=0
solve vsubstrate=0

# Polarização do dreno
solve vdrain=1e-4
solve vdrain=1e-3
solve vdrain=3e-3
solve vdrain=4e-3
solve vdrain=5e-3
solve vdrain=6e-3
solve vdrain=7e-3
solve vdrain=8e-3
solve vdrain=9e-3
solve vdrain=10e-3
solve vdrain=20e-3
solve vdrain=50e-3
solve vdrain=100e-3

# Polarização da Porta na Região de Fuga
solve vgate=-1e-4
solve vgate=-1e-3
solve vgate=-5e-3
solve vgate=-1e-2
solve vgate=-2e-2
solve vgate=-5e-2
solve vgate=-1e-1
solve vgate=-2e-1
solve vgate=-3e-1
solve vgate=-4e-1
solve vgate=-5e-1

# Polarização do Substrato na Região de Fuga
solve name=substrate vsubstrate=0 vfinal=-10 vstep=-0.5
```

```
# Salva estrutura polarizada Vds=100mV Vgs=-0.5V Vgb=-10V
save outf=estrut_VB-10V_T573K_-0.5V.str master

# Inicia arquivo .log
log outf=Curva_IdVg_VB-10V_T573K.log

# Polarização da Porta até a Região de Saturação
solve name=gate vgate=-0.5 vfinal=1.5 vstep=0.01

# Salva estrutura polarizada Vds=100mV Vgs=1.5V Vgb=-10V
save outf=estrut_VB-10V_T573K_1.5V.str master

quit
```