

**CENTRO UNIVERSITÁRIO FEI**

**ANDRÉ LUIZ PERIN**

**CONFIABILIDADE DE DISPOSITIVOS CMOS SUBMETIDOS À RADIAÇÃO E  
CAMPO MAGNÉTICO**

São Bernardo do Campo

2016

ANDRÉ LUIZ PERIN

**CONFIABILIDADE DE DISPOSITIVOS CMOS SUBMETIDOS À RADIAÇÃO E  
CAMPO MAGNÉTICO**

Tese de Doutorado apresentada ao Centro  
Universitário FEI para a obtenção do título de  
Doutor em Engenharia Elétrica.  
Orientado pelo Prof. Dr. Renato Camargo  
Giacomini

São Bernardo do Campo

2016

Perin, André Luiz.

Confiabilidade de dispositivos CMOS submetidos à radiação e campo magnético / André Luiz Perin. São Bernardo do Campo, 2016.

141 f. : il.

Tese - Centro Universitário FEI.

Orientador: Prof. Dr. Renato Camargo Giacomini.

1. Confiabilidade. 2. Radiação Ionizante. 3. Dispositivos Empilhados.  
4. Campo Magnético. 5. Sensores. I. Giacomini, Renato Camargo,  
orient. II. Título.

**Aluno:** André Luiz Perin

**Matrícula:** 512301-3

**Título do Trabalho:** Confiabilidade de dispositivos CMOS submetidos à radiação e campo magnético.

**Área de Concentração:** Dispositivos Eletrônicos Integrados

**Orientador:** Prof. Dr. Renato Camargo Giacomini

**Data da realização da defesa:** 29/09/2016

**ORIGINAL ASSINADA**

Avaliação da Banca Examinadora

São Bernardo do Campo, 29 / 09 / 2016.

**MEMBROS DA BANCA EXAMINADORA**

Prof. Dr. Renato Camargo Giacomini

Ass.: \_\_\_\_\_

Prof. Dr. Marcio Antonio Mathias

Ass.: \_\_\_\_\_

Prof. Dr. Vanderlei Cunha Parro

Ass.: \_\_\_\_\_

Prof. Dr. Nilberto Heder Medina

Ass.: \_\_\_\_\_

Prof. Dr. José Antonio Fonseca

Ass.: \_\_\_\_\_

A Banca Examinadora acima-assinada atribuiu ao aluno o seguinte:

APROVADO

REPROVADO

**VERSÃO FINAL DA TESE**

**ENDOSSO DO ORIENTADOR APÓS A INCLUSÃO DAS  
RECOMENDAÇÕES DA BANCA EXAMINADORA**

Aprovação do Coordenador do Programa de Pós-graduação

Prof. Dr. Carlos Eduardo Thomaz

Dedico este trabalho à minha família, que é o principal motivo de eu querer fazer as escolhas certas.

## **AGRADECIMENTOS**

Ao meu orientador Prof. Dr. Renato Camargo Giacomini, grande amigo e mentor, que me deu força nos momentos certos, metas para poder desenvolver o trabalho e objetivos para serem alcançados.

À minha esposa Rosangela e à minha filha Ana Luiza que participaram desse processo e me deram a motivação necessária para sempre continuar.

À Arianne, ao Rudolf e aos amigos que nesse período participaram e compartilharam as aulas, as agendas, as alegrias e as tristezas.

À professora Dra. Marcilei Aparecida Guazzelli da Silveira que me indicou o caminho.

Ao Centro de Laboratórios Elétricos e ao Centro de Laboratórios Mecânicos do Centro Universitário da FEI que tornaram possível a parte experimental deste trabalho.

À Fundação Educacional Inaciana Pe. Sabóia de Medeiros, pelo apoio financeiro indispensável para a realização deste trabalho.

Ao CAPES pelo apoio financeiro durante para a realização deste trabalho.

*O Homem é do tamanho do seu sonho.*  
*Fernando Pessoa*

## RESUMO

A confiabilidade é uma característica importante para o projeto de um componente ou sistema eletrônico e é ainda mais importante para os sistemas cuja falha implique riscos à vida ou ao patrimônio. Muitos desses sistemas utilizam circuitos eletrônicos que são construídos com a tecnologia CMOS, devido ao tamanho e consumo reduzidos, o que a torna adequada para os sistemas críticos e embarcados. Entretanto, alguns fenômenos afetam a operação dos dispositivos construídos com essa tecnologia, como a radiação ionizante e o campo magnético de alta intensidade, por exemplo, fazendo com que a confiabilidade destes sistemas seja limitada. A radiação pode induzir efeitos transitórios ou permanentes em transistores utilizados em circuitos digitais que podem alterar o estado lógico de um bit. Em circuitos analógicos, os níveis de corrente de um amplificador podem ser sensivelmente afetados por campos magnéticos mais intensos, como os gerados em conversores de energia, fazendo com que os dispositivos trabalhem em intervalos que estão fora das especificações de projeto. Neste trabalho, foi analisado o efeito da incidência de uma partícula ionizante em um transistor e em associações de transistores. Foi realizada, também, a comparação de layouts distintos de transistores e de associações. A aplicação do modelo de confiabilidade permitiu a observação de que o conjunto de transistores empilhados se mostrou muito mais confiável do que os transistores individuais em todos os ambientes analisados. Os níveis de corrente de dispositivos de várias dimensões sob efeito de várias intensidades e direções de campos magnéticos foram analisados e, inclusive, foi proposto um dispositivo FinFET com formato de porta em L, com o objetivo de aumentar a sensibilidade aos campos magnéticos aplicados. Foram propostas também estruturas de teste com formato diferenciado, com o objetivo de separar os efeitos nas várias partes dos transistores e um dispositivo adaptador a ser acoplado no equipamento atual para permitir a caracterização dos dispositivos, todos sob os efeitos de um campo magnético uniforme e conhecido.

Palavras chave: Confiabilidade. Radiação Ionizante. Dispositivos Empilhados. Campo Magnético. Sensores.

## ABSTRACT

Reliability is an important feature in components and systems design. It is even more important for critical systems, mainly for electronic circuits, which are part of the complex systems. CMOS technology has been used in many of these circuits, mainly due to the downsizing and reduction of the energy consumed that provides higher performance and lower power consumption, making it suitable for critical and embedded systems. However, some natural or artificial phenomena such as ionizing radiation and high magnetic field intensity, for example, affect the operation of devices built with this technology, changing the reliability of these systems. Radiation can induce transient or permanent effects in transistors used in digital circuits, that may change the logic state of a bit. In analog circuits, for example, the current levels of an amplifier can be significantly affected by the strong magnetic fields, such as those found in power converters, that changes the devices work range to values that are out of the design specifications. In this thesis, the effect of incidence of an ionizing particle in a transistor and transistor associations were analyzed. It was also performed the layouts a comparison of different layouts of single transistors and transistors associations. The reliability models application allowed the observation that the stacked transistors showed to be much more reliable than individual transistors in all analyzed environments. The current levels of several devices, with different dimensions, were analyzed under different magnetic fields intensities and directions, and even proposed a FinFET device with a L-shaped gate, in order to increase the sensitivity to magnetic fields. Test structures, with different format, were also proposed with the aim of separating the effects on transistors parts and, an adapter device, to be coupled to existing equipment, to enable characterization of the device, under the effects of a known uniform magnetic field.

Keywords: Reliability. Ionizing Radiation. Stacked Devices. Magnetic Field. Sensors.

## LISTA DE ILUSTRAÇÕES

Figura 1 - Hierarquia dos transistores de efeito de campo.....	26
Figura 2 - Corte transversal de um transistor MOS canal n.....	26
Figura 3 - Corte transversal de um transistor SOI MOSFET.....	28
Figura 4 - Transistor DGSOI planar .....	30
Figura 5 - Estruturas dos transistores de porta dupla.....	30
Figura 6 - Corte transversal dos Cinturões de Van Allen com satélites. ....	33
Figura 7 - Anomalia Magnética do Atlântico Sul.....	34
Figura 8 - Intervalo de operação para vários sensores e transdutores magnéticos .....	39
Figura 9 - Força sobre os portadores de carga de um condutor sob um campo magnético .....	41
Figura 10 - Taxa de falhas em função do tempo (curva da banheira).....	43
Figura 11 - Sistema com associação em série.....	45
Figura 12 - Sistema com associação em paralelo .....	46
Figura 13 - Diagrama com três estados.....	48
Figura 14 - Alcances ( <i>Range</i> ) obtidos para os pares de partículas e energias .....	51
Figura 15 - Trajetória das partículas de Sódio em vários ângulos diferentes a partir do centro da porta do transistor .....	53
Figura 16 - Valores obtidos para o LET em cada camada do dispositivo considerando várias associações de partículas e energias.....	54
Figura 17 - Imagem 3D do transistor SOI utilizado nas simulações .....	55
Figura 18 - Corrente de dreno e carga total em função do tempo.....	56
Figura 19 - Corrente de dreno em função do tempo .....	57
Figura 20 - Concentração de elétrons na região ativa para o transistor individual.....	58
Figura 21 - Potencial na região ativa para o transistor individual .....	59
Figura 22 - Planos de corte do transistor SOI estudado.....	60
Figura 23 - Corrente de dreno máxima em função do ângulo de incidência na direção transversal .....	61
Figura 24 - Corrente de dreno em função do tempo .....	62
Figura 25 - Corrente de dreno máxima em função do ângulo de incidência na direção longitudinal .....	63
Figura 26 - Representação do volume afetado considerado na simulação .....	64
Figura 27 - Carga gerada calculada em função do ângulo de incidência para as direções transversal e longitudinal .....	65

Figura 28 - Representação esquemática do dispositivo único e do dispositivo empilhado .....	66
Figura 29 - Opções de leiaute para os transistores empilhados .....	67
Figura 30 - Representação dos leiautes simulados .....	68
Figura 31 - Corrente de dreno em função do tempo para os leiautes .....	69
Figura 32 - Concentração de elétrons na região ativa após a incidência da partícula .....	70
Figura 33 - Potencial na região ativa após a incidência da partícula .....	70
Figura 34 - Corrente de dreno e carga total em função do tempo.....	71
Figura 35 - Concentração de elétrons ao longo da região ativa do dispositivo empilhado após a incidência da partícula no segundo canal.....	72
Figura 36 - Distribuição do potencial ao longo da região ativa do dispositivo empilhado após a incidência da partícula no segundo canal.....	73
Figura 37 - Circuito inversor feito com conjuntos empilhados .....	75
Figura 38 - Diagrama de estados para o modelo de Markov proposto .....	78
Figura 39 - Confiabilidade em função do tempo para várias configurações de leiaute.....	81
Figura 40 - Sensor magnético diferencial baseado em FinFET.....	83
Figura 41 - FinFET representado no espaço cartesiano.....	84
Figura 42 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	85
Figura 43 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	85
Figura 44 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	86
Figura 45 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	87
Figura 46 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $y$ ...	87
Figura 47 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $y$ ...	88
Figura 48 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $y$ ...	88
Figura 49 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $y$ ...	89
Figura 50 - Corrente diferencial normalizada pela corrente de dreno.....	90
Figura 51 - Corte transversal da densidade total de corrente no plano $Z = 0$ .....	91
Figura 52 - Corte transversal da densidade total de corrente no plano $Z = 100 \text{ nm}$ .....	91
Figura 53 - Corte transversal da densidade total de corrente no plano $Z = -100 \text{ nm}$ .....	92
Figura 54 - Corte longitudinal da densidade total de corrente centro do dispositivo ( $X = 0$ ) .	93
Figura 55 - FinFET com porta em forma de L (L-Gate).....	94
Figura 56 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	95
Figura 57 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	95
Figura 58 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	96
Figura 59 - Corrente de dreno em função da tensão de porta e do campo magnético na direção $x$ ...	96

Figura 60 - Corrente de dreno em função da tensão de porta e do campo magnético na direção y...	97
Figura 61 - Corrente de dreno em função da tensão de porta e do campo magnético na direção y...	97
Figura 62 - Corrente de dreno em função da tensão de porta e do campo magnético na direção y...	98
Figura 63 - Corrente de dreno em função da tensão de porta e do campo magnético na direção y...	98
Figura 64 - Corrente diferencial normalizada pela corrente de dreno para $B = 0 T$ .....	99
Figura 65 - Microprovador Cascade Microtech REL 3600 .....	101
Figura 66 - Modelo tridimensional CAD do dispositivo adaptador de medição .....	103
Figura 67 - Instalação do equipamento no microprovador .....	104
Figura 68 - Campo magnético obtido em função da corrente elétrica aplicada.....	106
Figura 69 - Foto do chip fabricado .....	107
Figura 70 - Estruturas de teste propostas .....	108
Figura 71 - Transistor com contatos de fonte e dreno distribuídos nas laterais.....	109
Figura 72 - Transistor com contatos de fonte e dreno posicionados nos cantos.....	109
Figura 73 - Transistor com contatos de fonte distribuído e de dreno dividido .....	110
Figura 74 - Topologia dos dispositivos fabricados .....	112
Figura 75 - Diferença da corrente de dreno em função da tensão de porta .....	113
Figura 76 - Diferença da corrente de dreno em função da tensão de porta .....	114
Figura 77 - Diferença da corrente de dreno em função da tensão de porta .....	114
Figura 78 - Diferença da corrente de dreno em função da tensão de porta .....	115

## LISTA DE TABELAS

Tabela 1 - Classificação dos modelos de Markov. ....	47
Tabela 2 - Valores de alcance (Range) para os íons definidos .....	52
Tabela 3 - Coordenadas de entrada e saída para a trajetória da partícula no filme de silício dos transistores simulados.....	61
Tabela 4 - Valores da capacitância dos transistores utilizados .....	75
Tabela 5 - Relação dos dispositivos desenhados no leiaute.....	111
Tabela 6 - Relação dos leiautes e dimensões dos dispositivos fabricados com a tecnologia AMI05 .....	112

## LISTA DE SÍMBOLOS

A	Área da seção transversal da região do canal [ $\text{cm}^2$ ]
$A_n$	Coefficientes dos termos ímpares utilizados no simulador [adimensional]
a	Aceleração [ $\text{m/s}^2$ ]
$a_0$	Coefficiente inicial dos termos ímpares da série de Fourier [adimensional]
$a_n$	Coefficientes dos termos ímpares da série de Fourier [adimensional]
B	Coefficientes de ajuste do resultado utilizado no simulador [adimensional]
$b_n$	Coefficientes dos termos pares da série de Fourier [adimensional]
C	Parâmetro de ajuste utilizado no simulador [adimensional]
$C_{\text{depl}}$	Capacitância da região de depleção por unidade de área [ $\text{F/cm}^2$ ]
CI	Concentração de dopantes [ $\text{cm}^{-3}$ ]
$C_{\text{ox}}$	Capacitância do óxido de porta do transistor MOS por unidade de área [ $\text{F/cm}^2$ ]
$C_{\text{oxb}}$	Capacitância do óxido enterrado por unidade de área [ $\text{F/cm}^2$ ]
$C_{\text{oxf}}$	Capacitância do óxido de porta do transistor SOI por unidade de área [ $\text{F/cm}^2$ ]
$C_{\text{ref}}$	Concentração de dopantes de referência [ $\text{cm}^{-3}$ ]
$C_{\text{Si}}$	Capacitância da camada de silício por unidade de área [ $\text{F/cm}^2$ ]
dn	Varição na quantidade de elétrons [adimensional]
dt	Intervalo de tempo [s]
dv	Varição da velocidade [m/s]
$D_n$	Coefficiente de difusão para elétrons no corpo do transistor [ $\text{cm}^2/\text{s}$ ]
$E_C$	Nível de energia inferior da faixa de condução [eV]
$E_F$	Nível de Fermi do semiconductor [eV]
$E_{\text{FM}}$	Nível de Fermi do metal/eletrodo de porta [eV]
$E_{\text{FB}}$	Nível de Fermi do metal/eletrodo de substrato [eV]
$E_g$	Largura da faixa proibida [eV]
$E_i$	Nível intrínseco [eV]
$E_V$	Nível de energia superior da faixa de valência [eV]
F	Força [N]
$F_{\text{ang}}(\alpha)$	Equação que define a degradação da mobilidade em função do ângulo [adimensional]
$F(y)$	Equação de transição de mobilidade em função da distância da interface [adimensional]
gm	Transcondutância do transistor [S]
$gm_{\text{máx}}$	Transcondutância máxima do transistor [S]
$gm/I_{\text{DS}}$	Relação entre a transcondutância e a corrente de dreno do transistor MOS [ $\text{V}^{-1}$ ]

$H_{FIN}$	Altura da aleta de silício em transistores FinFETs [m]
$I_{DS}$	Corrente entre dreno e fonte [A]
$I_{DS.sat}$	Corrente de saturação entre dreno e fonte [A]
$I_{DS}/(W/L)$	Corrente normalizada entre dreno e fonte [A]
$k$	Constante de Boltzmann [ $1,38066 \times 10^{-23}$ J/K]
$L$	Comprimento do canal do transistor [m]
$L_{EXT}$	Comprimento de extensão de fonte e dreno [m]
$LET$	Transferência linear de energia [MeV.cm <sup>2</sup> /mg]
$L_n$	Comprimento de difusão dos elétrons [m]
$L_s$	Comprimento do contato de siliceto [m]
$m$	massa [kg]
$m_e^*$	massa efetiva dos elétrons [kg]
$m_h^*$	massa efetiva das lacunas [kg]
$N_A$	Concentração de impurezas aceitadoras em um semiconductor [cm <sup>-3</sup> ]
$N_D$	Concentração de impurezas doadoras em um semiconductor [cm <sup>-3</sup> ]
$n$	Concentração de elétrons [cm <sup>-3</sup> ]
$n_i$	Concentração intrínseca de portadores [cm <sup>-3</sup> ]
$n(t)$	Quantidade de elétrons em um determinado momento [adimensional]
$n(t_0)$	Quantidade de elétrons no momento inicial [adimensional]
$p$	Concentração de lacunas [cm <sup>-3</sup> ]
$pos_x$	Coordenadas do ponto da grade da simulação no eixo x [μm]
$pos_y$	Coordenadas do ponto da grade da simulação no eixo y [μm]
$q$	Carga elementar do elétron [ $1,6 \times 10^{-19}$ C]
$Q_D$	Carga de depleção na camada de silício [C/cm <sup>2</sup> ]
$Q_{depl}$	Carga de depleção na camada de silício [C/cm <sup>2</sup> ]
$Q_{invf}$	Carga de inversão no óxido de porta por unidade de área [C/cm <sup>2</sup> ]
$Q_{oxf}$	Carga fixa no óxido de porta por unidade de área [C/cm <sup>2</sup> ]
$Q_{SB}$	Carga do silício no substrato por unidade de área [C/cm <sup>2</sup> ]
$R_{CYN}$	Raio do transistor CYNTHIA [μm]
$r$	Hipotenusa calculada em função das coordenadas x e y da grade [μm]
$S$	Inclinação de sublimiar [mV/déc]
$S(E)$	Poder de frenagem [J/m]
$T$	Temperatura absoluta [K]

$T_0$	Temperatura de referência [K]
$T_L$	Temperatura da rede cristalina [K]
$t_0$	Instante inicial [s]
$t_{\text{box}}$	Espessura do óxido enterrado [m]
$t_{\text{Si}}$	Espessura da camada de silício [m]
$t_{\text{ox}}$	Espessura do óxido de porta [m]
$v(t_0)$	Velocidade inicial [cm/s]
$v_d$	velocidade de deriva [cm/s]
$v_{\text{dn}}$	velocidade de deriva dos elétrons [cm/s]
$v_{\text{dp}}$	velocidade de deriva das lacunas [cm/s]
$V_B$	Tensão aplicada ao substrato do transistor convencional [V]
$V_{\text{DS}}$	Tensão entre dreno e fonte [V]
$V_{\text{FBF}}$	Tensão de faixa plana da estrutura MOS da primeira interface [V]
$V_G$	Tensão aplicada entre porta e fonte do transistor de múltiplas portas [V]
$V_{\text{GB}}$	Tensão aplicada ao substrato do transistor SOI [V]
$V_{\text{GF}}$	Tensão aplicada entre a primeira porta e a fonte do transistor SOI [V]
$V_{\text{GS}}$	Tensão alternada aplicada entre porta e fonte do transistor [V]
$V_{\text{GT}}$	Sobre-tensão de condução [V]
$V_{\text{th}}$	Tensão de limiar de porta do transistor MOSFET convencional [V]
$V_{\text{th},V_B=0}$	Tensão de limiar de porta do transistor MOSFET convencional, adicionando a dependência com a polarização de substrato [V]
$V_{\text{thf}}$	Tensão de limiar de porta do transistor SOI MOSFET [V]
$V_{\text{thf,accB}}$	Tensão de limiar de porta do transistor SOI MOSFET com a segunda interface acumulada [V]
$V_{\text{thf,deplB}}$	Tensão de limiar de porta do transistor SOI MOSFET com a segunda interface depletada [V]
$V_{\text{thf,invB}}$	Tensão de limiar de porta do transistor SOI MOSFET com a segunda interface invertida [V]
$x_{\text{d,máx}}$	Profundidade máxima da região de depleção [m]
$y$	Distância posição até a interface do silício com o dielétrico [cm]
$y_{\text{ref}}$	Distância de referência da interface do silício com o dielétrico [cm]
$W$	Largura de máscara do canal do transistor [m]
$W_{\text{FIN}}$	Largura da aleta de silício em transistores FinFETs [m]
$\alpha$	Ângulo do plano de corrente [rad]

$\alpha_{n,p}$	coeficiente de ajuste da temperatura para espalhamento de rede [adimensional]
$\beta_{n,p}$	coeficiente de ajuste da temperatura para espalhamento de rede [adimensional]
$\gamma$	Constante de efeito de corpo. [ $V^{1/2}$ ] em transistores convencionais. [adimensional] em transistores SOI.
$\delta$	Coeficiente de ajuste do elétrico [V/cm]
$\epsilon_{ox}$	Permissividade do óxido de silício [ $3,45 \times 10^{-13}$ F/cm]
$\epsilon_{Si}$	Permissividade do silício [ $1,06 \times 10^{-12}$ F/cm]
$E$	Campo elétrico [V/cm]
$E$	Campo elétrico crítico [V/cm]
$E_{\perp}$	Campo elétrico perpendicular [V/cm]
$E_{ref}$	Campo elétrico de referência [V/cm]
$\lambda$	Taxa de falhas [ocorrências/s]
$\mu$	Mobilidade [ $cm^2/V.s$ ]
$\mu_0$	Mobilidade inicial sem considerar os efeitos de degradação por campo elétrico [ $cm^2/V.s$ ]
$\mu_{0n,p}$	Mobilidade do silício intrínseco para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_{0min.n,p}$	Mobilidade mínima considerada para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_b$	Mobilidade dos elétrons no núcleo do dispositivo [ $cm^2/V.s$ ]
$\mu_{CCS}$	Mobilidade em função do espalhamento portador-portador [ $cm^2/V.s$ ]
$\mu_{Ln,p}$	Mobilidade em função do espalhamento da rede para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_{LIn,p}$	Mobilidade em função do espalhamento da rede e da concentração de impurezas ionizadas, para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_{LISn,p}$	Mobilidade em função do espalhamento da rede, da concentração de impurezas ionizadas e da superfície, para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_{max}$	Mobilidade efetiva para campo elétrico baixo [ $cm^2/V.s$ ]
$\mu_{min.n,p}$	Mobilidade mínima considerada para elétrons e lacunas [ $cm^2/V.s$ ]
$\mu_n$	Mobilidade dos elétrons na região do canal [ $cm^2/V.s$ ]
$\mu_p$	Mobilidade das lacunas na região do canal [ $cm^2/V.s$ ]
$\mu_{pos}$	Mobilidade dos elétrons em função da posição [ $cm^2/V.s$ ]
$\mu_s$	Mobilidade dos elétrons na interface do silício com dielétrico [ $cm^2/V.s$ ]
$\mu_s(\alpha)$	Mobilidade dos elétrons na interface do silício com dielétrico em função do ângulo da orientação do cristal [ $cm^2/V.s$ ]
$\mu_{vs}$	Mobilidade dos elétrons na interface do silício com dielétrico [ $cm^2/V.s$ ]

$\phi_F$	Potencial de Fermi da camada de silício [V]
$\phi_{MS}$	Função trabalho do metal-silício [V]
$\phi_S$	Potencial de superfície do transistor [V]
$\tau_n$	Tempo de vida dos portadores elétrons [s]
$\tau_p$	Tempo de vida dos portadores lacunas [s]

## LISTA DE ABREVIATURAS

2D	Bidimensional
3D	Tridimensional
BOX	Buried OXide
CI	Circuito Integrado
CMOS	Complementary Metal-Oxide-Semiconductor
CREAM	Cosmic Radiation Environment and Activation Monitor
CREDO	Cosmic Radiation Environment and Dosimetry
CSE	Clocked Storage Element
DELTA	fully DEpleted Lean-channel TrAnsistor
DIBL	Drain-Induced Barrier Lowering
DG	Double-Gate
FD	Fully depleted
FinFET	Fin Field Effect Transistor
FIT	Failure in Time
HFET	Heterojunction Field-Effect Transistor
IGFET	Insulated-Gate Field-Effect Transistor
IMEC	Interuniversity Microelectronics Center
ITRS	International Roadmap for Semiconductors
JFET	Junction Field-Effect Transistor
LCD	Linear Charge Deposition
LET	Linear Energy Transfer
MBCFET	Multi-Bridge Channel MOSFET
MESFET	Metal-Semiconductor Field-Effect Transistor
MISFET	Metal-Insulator-Semiconductor Field-Effect Transistor
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
MTBF	Mean Time Between Failures
MTTF	Mean Time to Failure
MTTR	Mean Time to Repair
MUGFET	Multiple Gate Field Effect Transistor
NFD	Nearly Fully Depleted
PD	Partially Depleted
SCEs	Short Channel Effects

SEB	Single-Event Burnout
SEE	Single Event Effect
SEGR	Single-Event Gate Rupture
SEL	Single-Event Latchup
SER	Single-Event Rate
SET	Single-Event Transient
SEU	Single Event Upset
SI	Sistema Internacional de Unidades
SOI	Silicon-On-Insulator
MOS	Metal-Oxide-Semiconductor
TID	Total Ionizing Dose
TG	Triple-Gate

## SUMÁRIO

<b>1</b>	<b>INTRODUÇÃO .....</b>	<b>21</b>
1.1	APRESENTAÇÃO DO TRABALHO.....	23
<b>2</b>	<b>CONCEITOS BÁSICOS .....</b>	<b>25</b>
2.1	TRANSISTORES DE EFEITO DE CAMPO .....	25
<b>2.1.1</b>	<b>Tecnologia MOS .....</b>	<b>26</b>
<b>2.1.2</b>	<b>Tecnologia SOI .....</b>	<b>27</b>
<b>2.1.3</b>	<b>Transistores SOI Planares .....</b>	<b>28</b>
<b>2.1.4</b>	<b>Transistores de Múltiplas Portas .....</b>	<b>29</b>
2.2	RADIAÇÃO.....	31
<b>2.2.1</b>	<b>Efeitos da Radiação Ionizante .....</b>	<b>36</b>
2.3	CAMPO MAGNÉTICO.....	37
<b>2.3.1</b>	<b>Sensores .....</b>	<b>38</b>
<b>2.3.2</b>	<b>Força de Lorentz.....</b>	<b>40</b>
<b>2.3.3</b>	<b>Efeito Hall .....</b>	<b>40</b>
2.4	CONFIABILIDADE .....	42
<b>2.4.1</b>	<b>Modelos de Confiabilidade .....</b>	<b>44</b>
<b>2.4.2</b>	<b>Modelo de Markov .....</b>	<b>46</b>
<b>2.4.3</b>	<b>Métricas de confiabilidade.....</b>	<b>48</b>
<b>3</b>	<b>ESTUDO DOS EFEITOS DE EVENTO ÚNICO EM DISPOSITIVOS .....</b>	<b>50</b>
3.1	ANÁLISE DOS EFEITOS DE EVENTO ÚNICO EM DISPOSITIVOS .....	50
<b>3.1.1</b>	<b>Definição dos Parâmetros Relativos à Radiação .....</b>	<b>50</b>
3.2	COMPARAÇÃO DOS EFEITOS DE EVENTO ÚNICO EM TRANSISTORES DE DIMENSÕES DIFERENTES .....	54
3.3	ANÁLISE DA VARIAÇÃO DO ÂNGULO DE INCIDÊNCIA DA PARTÍCULA.....	60

<b>3.3.1</b>	<b>Comparação entre Leiautes para as Estruturas Empilhadas .....</b>	<b>65</b>
<b>3.3.2</b>	<b>Comparação entre Transistores Individuais e Conjuntos Empilhados .....</b>	<b>70</b>
<b>3.3.3</b>	<b>Análise da Configuração Mais Robusta .....</b>	<b>73</b>
<b>3.3.4</b>	<b>Análise da Aplicação do Conjunto Empilhado no Circuito .....</b>	<b>74</b>
<b>3.4</b>	<b>PROPOSIÇÃO DE UM MODELO DE CONFIABILIDADE PARA DISPOSITIVOS EMPILHADOS .....</b>	<b>76</b>
<b>3.5</b>	<b>APLICAÇÃO DO MODELO DE CONFIABILIDADE .....</b>	<b>79</b>
<b>4</b>	<b>ANÁLISE DE DISPOSITIVOS SOB EFEITO DE UM CAMPO MAGNÉTICO UNIFORME.....</b>	<b>82</b>
<b>4.1</b>	<b>ANÁLISE DOS EFEITOS DO CAMPO MAGNÉTICO EM FINFETS .....</b>	<b>83</b>
<b>4.1.1</b>	<b>A análise da Distribuição da Densidade de Corrente em FinFETs .....</b>	<b>90</b>
<b>4.2</b>	<b>TRANSISTOR COM FORMATO DE PORTA EM L.....</b>	<b>93</b>
<b>4.3</b>	<b>CONFIGURAÇÃO EXPERIMENTAL PARA MEDIÇÃO DE DISPOSITIVOS MOS SOB CAMPOS MAGNÉTICOS.....</b>	<b>100</b>
<b>4.4</b>	<b>ESTRUTURAS DE TESTE PARA MEDIÇÃO DA INFLUÊNCIA DO CAMPO MAGNÉTICO .....</b>	<b>106</b>
<b>5</b>	<b>CONCLUSÕES .....</b>	<b>116</b>
	<b>REFERÊNCIAS .....</b>	<b>119</b>
	<b>APÊNDICE A - TRABALHOS PUBLICADOS.....</b>	<b>124</b>
	<b>APÊNDICE B - ARQUIVO PARA SIMULAÇÃO DO DISPOSITIVO 3D SUBMETIDO À INCIDÊNCIA DE UMA PARTÍCULA .....</b>	<b>127</b>
	<b>APÊNDICE C - ARQUIVO PARA CONSTRUÇÃO DA ESTRUTURA FINFET TRIDIMENSIONAL.....</b>	<b>131</b>
	<b>APÊNDICE D - ARQUIVO PARA SIMULAÇÃO DO DISPOSITIVO 3D SOB CAMPOS MAGNÉTICOS.....</b>	<b>134</b>
	<b>APÊNDICE E - IMAGEM DO CIRCUITO INTEGRADO COMPLETO.....</b>	<b>136</b>
	<b>APÊNDICE F - IMAGEM DO CIRCUITO INTEGRADO COMPLETO .....</b>	<b>138</b>
	<b>APÊNDICE G - DESENHO DE CONJUNTO DO DISPOSITIVO DE MEDIÇÃO .....</b>	<b>140</b>

## 1 INTRODUÇÃO

A confiabilidade é uma característica importante para o projeto de um componente ou de um sistema eletrônico e torna-se essencial para os chamados componentes e sistemas críticos, em que a falha compromete a operação na sua totalidade, gerando riscos às pessoas ou ao patrimônio.

Atualmente muitos produtos manufaturados, principalmente os de maior complexidade, utilizam um ou mais computadores e outros sistemas baseados em componentes eletrônicos, desde eletrodomésticos até aviões e foguetes. A utilização de computadores e sistemas eletrônicos é cada vez maior em plantas industriais, usinas de geração de energia, edifícios comerciais e até mesmo residenciais.

A utilização de computadores e circuitos eletrônicos dedicados em equipamentos aeronáuticos e aeronaves tem sido bastante ampliada nos últimos anos, basicamente por dois grandes motivadores, a evolução tecnológica e o aumento do tráfego aéreo (AGÊNCIA BRASILEIRA DE DESENVOLVIMENTO INDUSTRIAL; UNICAMP, 2009). A evolução tecnológica introduz cada vez mais funções em equipamentos embarcados, principalmente devido à diminuição do tamanho e da energia consumida pelos componentes utilizados e, adicionalmente, o aumento do tráfego aéreo gera demanda por mais aeronaves.

Muitas das vantagens do uso de equipamentos eletrônicos embarcados são relacionadas à segurança dos passageiros e da própria aeronave. Computadores integrados às aeronaves podem ser utilizados, além de outras coisas, para monitorar e controlar o funcionamento da aeronave, de partes dessa aeronave, e até mesmo da rota desta aeronave. Em função disso, a confiabilidade dos sistemas e componentes eletrônicos tem recebido muita atenção e esforço com o objetivo de aprimorá-la (CLULEY, 1966).

Os sistemas de controle de plantas industriais suportados por computadores ou por equipamentos especializados para controlar os processos utilizados também é crescente, pois substitui o ser humano em tarefas que exigem esforço repetitivo ou demasiado, ou em ambientes inadequados para o seu bem-estar. Alguns desses equipamentos são dispostos em ambientes de extremo risco, como no caso das usinas nucleares que, no caso de falha, podem levar a situações em que a presença humana no ambiente é impossibilitada e a dependência dos sistemas de contenção é importante.

Os dispositivos, equipamentos e sistemas eletrônicos utilizados em situações críticas podem ser construídos, basicamente, com dois tipos de circuitos distintos, circuitos digitais ou circuitos analógicos ou ainda com os dois tipos. Os circuitos digitais como

microprocessadores, microcontroladores e memórias, por exemplo, são voltados à implantação de rotinas e sistemas de controle de operação. Os circuitos analógicos, como emissores, receptores, filtros, amplificadores de sinais, conversores analógico-digital e digital-analógico, por exemplo, são utilizados no processamento de sinais naturais, em comunicações com e sem fio, sensores e antenas. Entretanto, atualmente é cada vez mais frequente a utilização de circuitos analógicos e digitais em um mesmo circuito integrado (CI), baseados na tecnologia CMOS, e com as funções analógicas e digitais também integradas permitindo a utilização de bilhões de transistores em um único *chip*.

A tecnologia CMOS, do inglês *Complementary Metal-Oxide-Semiconductor*, baseia-se na utilização de transistores de efeito de campo com canal n e com canal p utilizados em conjunto que dissipam potência somente durante a transição de um estado lógico para outro (STREETMAN; BANERJEE, 2010). Esta tecnologia é muito utilizada atualmente na fabricação de CIs pois, devido à sua constante evolução, tem atendido satisfatoriamente às necessidades de desempenho, consumo e baixo custo de fabricação (RAZAVI, 2000). À medida que cresce a quantidade de componentes dispostos em um único *chip*, na ordem de um bilhão atualmente, algumas características de operação devem ser melhor tratadas a fim de manter a qualidade e, por consequência, a confiabilidade do sistema.

Os dispositivos CMOS, quando utilizados como componentes de um circuito digital precisam manter um estado lógico, que corresponde a um dos valores binários, zero ou um, e quando por algum motivo qualquer, não desejado, esse valor é alterado, ocorre uma falha, que pode levar a um erro e, por consequência, ao colapso do sistema na pior das hipóteses. Essa falha pode ser causada por vários fatores e um desses fatores é a radiação, que ao atingir o componente pode causar diversos efeitos. A radiação é presente em vários ambientes e sua presença não é notada na maioria das vezes. Porém, em alguns ambientes, é necessário medir e controlar os níveis de radiação para prever, evitar uma falha ou minimizar os efeitos de uma falha. Um desses ambientes é o ambiente de um voo comercial em que, em altitude de cruzeiro, a incidência de radiação cósmica é bastante alta se comparada à radiação medida no nível do mar, pois a atmosfera terrestre age como filtro (TEMPORAL; ET AL., 2005), barrando boa parte da radiação vinda do espaço. A radiação cósmica que penetra na atmosfera é formada por vários tipos de radiações ionizantes que interagem com o campo magnético terrestre e com os elementos que formam a atmosfera terrestre. A radiação cósmica primária é bastante heterogênea e inclui núcleos de átomos, por volta de 98 % do total, e uma pequena participação de elétrons e pósitrons. Os núcleos são, basicamente, de hidrogênio na maioria, um pouco de hélio e a menor parte de núcleos pesados, cerca de 1% (BARTLETT, 2004).

Os amplificadores são componentes essenciais em circuitos analógicos e são utilizados para aumentar a tensão ou corrente de sinais vindos de outros componentes como sensores ou antenas. Apesar de não precisarem manter um estado lógico, precisam manter a resposta fiel à entrada e minimizar a inserção de ruídos no sistema, trabalhando dentro de uma faixa conhecida de corrente ou tensão. Alguns fenômenos conhecidos, como o campo magnético por exemplo, podem fazer com que o ponto de operação de dispositivos amplificadores seja deslocado (KUB; SCOTT, 1992) para as extremidades da sua faixa de operação e até mesmo para fora dela, fazendo com que a resposta seja diferente da resposta prevista, o que pode causar leituras incorretas de sensores e antenas e levar, também, à falha, ao erro e, eventualmente, ao colapso do sistema, assim como nos circuitos digitais.

O magnetismo é frequentemente associado a forças de atração e repulsão originadas de materiais magnéticos, porém, é um fenômeno eletromagnético que afeta a trajetória dos elétrons. A presença de um campo magnético não é considerada na maioria dos métodos de projeto, ainda assim pode afetar o funcionamento de equipamentos e circuitos eletrônicos. Campos magnéticos expressivos estão associados a alguns ambientes e locais, como por exemplo, motores elétricos e transformadores de tensão que, muitas vezes, fazem parte de equipamentos utilizados para atuar no controle de processos.

Este trabalho tem o objetivo analisar o comportamento de transistores CMOS submetidos a radiação ionizante e a campos magnéticos e propor modelos de confiabilidade aplicados a circuitos digitais e analógicos em ambientes críticos, leiautes de circuitos e transistores, bem como equipamentos necessários para caracterizar os efeitos do campo magnético aplicado.

## 1.1 APRESENTAÇÃO DO TRABALHO

Este trabalho está dividido em seis capítulos. No capítulo 1 é feita uma breve introdução sobre o trabalho, os objetivos e a sua forma de apresentação.

O capítulo 2 apresenta uma revisão bibliográfica sobre os principais assuntos desenvolvidos neste trabalho.

No capítulo 3 é apresentado e discutido o estudo dos efeitos de evento singular em dispositivos, com análises referentes às partículas e suas trajetórias, comparações entre dimensões e leiautes dos dispositivos.

O capítulo 4 apresenta a análise de dispositivos sob efeito de um campo magnético uniforme, primeiramente em FinFETs e depois em um transistor com portas em forma de L, o equipamento desenvolvido para medição do campo e as estruturas de teste desenvolvidas e medidas.

Finalmente, o capítulo 5 apresenta as conclusões obtidas no desenvolvimento deste trabalho e a proposta de sua continuidade.


## 2 CONCEITOS BÁSICOS

Neste capítulo são apresentados os transistores de efeito de campo, as tecnologias utilizadas, como por exemplo a Metal-Óxido-Semicondutor (MOS), a tecnologia silício sobre isolante (SOI) e os transistores de múltiplas portas. São também apresentadas as estruturas das tecnologias, suas características e classificações. São introduzidos os conceitos de radiação e os efeitos de evento único relacionados à radiação ionizante, o campo magnético, o efeito Hall e a força de Lorenz decorrentes do campo magnético e, por fim, a confiabilidade, suas características, modelos e métricas, e os fenômenos que podem influenciá-la em relação à operação dos transistores de efeito de campo.

### 2.1 TRANSISTORES DE EFEITO DE CAMPO

Um transistor é definido geralmente como um dispositivo de três terminais, ou quatro se for considerado o contato de substrato, em que a resistência do canal de condução entre dois contatos é controlada pelo terceiro contato. Um transistor de efeito de campo utiliza um campo elétrico para controlar de forma capacitiva a resistência do canal de condução. Existem diversos tipos de transistores de efeito de campo, que podem ser classificados hierarquicamente da seguinte maneira (Figura 1): No primeiro nível estão os transistores de porta isolada (*Insulated-Gate FET* - IGFET), transistores de junção (*Junction FET* - JFET) e os transistores de metal-semicondutor (*Metal-Semiconductor FET* - MESFET). No segundo nível, derivados dos IGFETs estão os transistores do tipo metal-óxido-semicondutor (*Metal-Oxide-Semiconductor* - MOSFET) juntamente com os transistores de junção heterogênea (*Heterojunction FET* - HFET) e os transistores metal-isolante-semicondutor (*Metal-Insulator-Semiconductor FET* - MISFET).

Figura 1 - Hierarquia dos transistores de efeito de campo




Fonte: Autor “adaptado de” SZE, 2007

### 2.1.1 Tecnologia MOS

Os transistores MOS podem ser categorizados de acordo com o tipo de canal de condução utilizado e, nesse caso, podem ser chamados de dispositivos de canal n ou de canal p. Os dispositivos de canal n utilizam como principal portador de corrente os elétrons, e os de canal p utilizam as lacunas (COLINGE, J. P.; COLINGE, C. A., 2007).

Um transistor MOS canal n é, geralmente, um dispositivo formado sobre um substrato de semiconductor tipo p, com duas regiões tipo n nas extremidades, definidas como fonte e dreno, a região entre a fonte e o dreno define o canal de condução e sobre ela existe uma camada de dielétrico chamada de isolante de porta e outra camada que pode ser feita de silício poli cristalino altamente dopado, chamada de porta (Figura 2) (SZE; NG, 2006). Um transistor MOS canal p é definido praticamente da mesma forma, porém com as regiões de dopagem invertidas.

Figura 2 - Corte transversal de um transistor MOS canal n



Fonte: Autor

O transistor, para poder funcionar em circuitos analógicos ou digitais, deve ser polarizado, ou seja, deve-se aplicar uma tensão de polarização entre a fonte e o dreno, assim é possível controlar a corrente que flui entre eles através da tensão aplicada à porta do dispositivo. A intensidade da corrente elétrica que flui pelo canal do dispositivo depende de diversos fatores, entre eles a mobilidade, que é proporcional ao tempo de vida dos portadores e inversamente proporcional à massa efetiva dos mesmos. (COLINGE, J. P.; COLINGE, C. A., 2007). A mobilidade dos portadores no silício depende também de características físicas do transistor, do material, do ambiente e também da polarização (CAUGHEY; THOMAS, 1967; SELBERHERR, 1984, 1989).

A tecnologia CMOS (*Complementary Metal-Oxide-Semiconductor*) utiliza os dois tipos de dispositivos MOS, os de canal n e os de canal p, e tem sido a principal tecnologia de fabricação de transistores e circuitos integrados.

Os fabricantes têm aprimorado e diminuído as dimensões desses dispositivos na busca de maior desempenho, menor custo e menor consumo de energia (COLINGE, 2008), de acordo com a Lei de Moore (MOORE, 1998), nome dado à previsão feita por Gordon Moore, em 1965, que descrevia a evolução da densidade de transistores em um circuito integrado e previa que o número de transistores por *chip* quadruplicaria a cada três anos.


### **2.1.2 Tecnologia SOI**

No final da década de 1980 percebeu-se que um aumento significativo de desempenho poderia ser obtido através da utilização de um novo tipo de tecnologia, chamada de silício sobre isolante, *Silicon-on-Insulator* (SOI), em que os transistores são fabricados sobre uma camada fina de silício aplicada sobre uma camada de dióxido de silício que isola a parte ativa do transistor do restante do substrato, promovendo assim uma redução dos efeitos parasitários sofridos pelos transistores MOS convencionais. A fabricação de transistores com a tecnologia SOI possui vantagens como a redução das capacitâncias parasitárias, aumento do ganho de corrente e redução de efeitos indesejáveis devidos à comprimentos de canal menores, conhecidos como efeitos de canal curto (COLINGE, 2008).

### 2.1.3 Transistores SOI Planares

Os transistores SOI planares são similares aos dispositivos MOSFET convencionais, exceto por terem uma camada de dióxido de silício abaixo do filme de silício onde o dispositivo é construído (Figura 3). O óxido de silício, ou óxido enterrado, *Buried Oxide* (BOX) fornece isolamento entre o transistor e o contato de substrato. O isolamento lateral entre os transistores é feito pelo óxido de campo.

Figura 3 - Corte transversal de um transistor SOI MOSFET



Fonte: Autor

Os transistores SOI, assim como os convencionais, podem ser classificados em relação ao seu modo de funcionamento como acumulação ou depleção, tendo este último ainda três tipos definidos: Parcialmente Depletado (*Partially Depleted SOI* - PDSOI), quando a região do filme de silício que forma o canal nunca fica completamente depletada, Totalmente Depletado (*Fully Depleted SOI* - FDSOI) quando a região do canal fica completamente depletada para as polarizações de uso do transistor e o terceiro tipo Quase Totalmente Depletado (*Nearly-Fully Depleted SOI* - NFDSOI) que são dispositivos onde a região do filme de silício que forma o canal fica próxima da depleção total, ou seja, a espessura do filme de silício que forma o canal é maior que a espessura de depleção máxima e menor que duas vezes a espessura de depleção máxima.

Algumas vantagens da tecnologia SOI podem ser relacionadas, como por exemplo, a redução das capacitâncias de junção, o controle da tensão de limiar pelas tensões da porta e do substrato, a redução dos efeitos de canal curto, principalmente nos dispositivos SOI


totalmente depletados, melhor inclinação de sublimiar, maior tolerância à radiação e o melhor controle da corrente de fonte e dreno pela tensão de porta (COLINGE, 2013).

#### 2.1.4 Transistores de Múltiplas Portas

Devido à diminuição contínua das dimensões dos dispositivos a pequena distância entre a fonte e o dreno dos transistores trouxe uma redução na capacidade da porta de controlar a distribuição do potencial e o fluxo de corrente no canal do transistor. Esses efeitos indesejáveis decorrentes dessa diminuição foram chamados de efeitos de canal curto (COLINGE, 2008). Um dos efeitos é o da redução da tensão de limiar que ocorre quando a diminuição do comprimento de canal torna a largura da camada de depleção das junções de dreno e fonte próxima ao comprimento do canal. Com isso, a distribuição do potencial no canal passa a depender também do campo elétrico longitudinal que é controlado pela polarização do dreno. A relação do potencial com o campo elétrico longitudinal implica na variação da inclinação de sublimiar, na dependência da tensão de limiar em relação ao comprimento do canal e nas tensões de polarização. A corrente de saturação também é afetada devido à sobreposição das regiões de depleção do dreno e da fonte e faz com que a corrente flua pelo substrato (*punch-through*), e isso limita a tensão máxima de operação do transistor. Outro efeito indesejável é a redução da barreira de potencial canal e fonte induzida pelo dreno, chamada DIBL (*Drain-Induced Barrier Lowering*), onde a região de depleção passa a ser mais influenciada pela tensão do dreno do que pela tensão da porta (COLINGE, 2008).

O primeiro transistor MOS de duas portas (*Double-Gate MOS - DGMOS*) surgiu em 1984 e foi construído colocando-se uma segunda porta abaixo do canal e conectada com a primeira porta, como pode ser visto na Figura 4. Este dispositivo mostrou uma redução significativa nos efeitos de canal curto em relação aos transistores PDSOI e FDSOI devido à presença da segunda porta, que impede que as linhas de campo alcancem a região do canal na parte inferior do transistor, além da diminuição dos efeitos da diminuição da tensão de limiar induzida pelo dreno (COLINGE, 2008).


Figura 4 - Transistor DGSOI planar



Fonte: Autor

Outro dispositivo SOI MOSFET de duas portas fabricado foi chamado de DELTA (*fully DEpleted Lean-channel TrAnsistor*). Esse dispositivo foi fabricado com uma estrutura de canal fina e alta, chamada de aleta, do inglês “*finger*”, “*leg*” ou “*fin*”, que liga as regiões de fonte e dreno (Figura 5 a). O transistor FinFET é muito parecido com o dispositivo DELTA, porém, com uma camada mais espessa de dielétrico no topo da aleta (Figura 5 b).

Figura 5 - Estruturas dos transistores de porta dupla



a) DELTA MOSFET

b) FinFET

Fonte: Autor

No caso do dispositivo FinFET, a camada mais espessa de óxido na porta superior tem a função de prevenir a inversão parasitária nos cantos superiores do canal pela diminuição do

campo elétrico naquela região e, com isso, faz com que ele se comporte como um transistor de duas portas.

Os transistores de porta-tripla, muito semelhantes ao dispositivo DELTA MOSFET, possuem duas de suas interfaces silício-dielétrico na mesma orientação cristalina e a terceira em uma outra orientação, o que faz com que o comportamento elétrico das interfaces seja diferente em função das orientações cristalinas diferentes. Esses dispositivos têm sido bastante estudados porque apresentam boas possibilidades em termos de facilidade de fabricação com a tecnologia atual (INTEL CORPORATION, 2011, 2014) e possuem desempenho muito bom se comparados aos transistores SOI planares totalmente depletados ou de porta dupla (DOYLE et al., 2003).

## 2.2 RADIAÇÃO

A radiação é um fenômeno de propagação de energia de um ponto a outro através de um meio ou no vácuo, com origem natural ou artificial. Como exemplo de radiação de origem natural podem ser citadas as radiações cósmicas e dos ventos solares originadas no espaço e a radiação do solo radioativo originada no próprio planeta. A radiação natural depende de qualquer fonte que não exija interferência externa para que haja emissão de partículas ou ondas eletromagnéticas. A radiação artificial surge como produto de processos atômicos ou nucleares, que ocorrem em máquinas e equipamentos construídos pelo homem, como por exemplo, em procedimentos médicos de radiografia, em aceleradores de partículas, em explosões de dispositivos nucleares e, inclusive, em tubos de raios catódicos utilizados em aparelhos de televisão (KNOLL, 2010).

A radiação pode ser classificada, segundo Knoll, 2010, em radiação de partículas carregadas e radiação sem carga. A radiação de partículas carregadas, por sua vez, pode ser dividida em dois outros tipos, a de elétrons acelerados e a de partículas pesadas carregadas. A radiação sem carga também pode ser dividida em dois outros tipos, a radiação eletromagnética e a de nêutrons. A radiação de elétrons acelerados inclui as partículas beta e a radiação de partículas pesadas carregadas contém todos os íons energizados com massa maior ou igual à uma unidade atômica de massa, como por exemplo partículas alfa, prótons, produtos de fissão nuclear, ou produtos de outras diversas reações nucleares. A radiação eletromagnética inclui os raios X emitidos na reorganização das camadas eletrônicas dos átomos, e os raios gama, originados da transição no interior do próprio núcleo atômico. A

radiação de nêutrons tem sua origem em vários processos nucleares e também pode ser dividida em outras duas categorias a de nêutrons lentos e rápidos.

A radiação pode ser tanto corpuscular, ou seja, com emissão de partículas, quanto eletromagnética, que tem como exemplo os raios X, raios gama ou a própria luz. De acordo com a quantidade de energia, a radiação pode ser ionizante, que gera pares de cargas na interação com o material atingido, ou não ionizante, que não gera cargas e cujos efeitos mais perceptíveis, por exemplo, são o aquecimento ou a iluminação sem alteração na estrutura do material (KNOLL, 2010).

Um conceito bastante relacionado à radiação é a radioatividade, que é a desintegração, ou decaimento atômico, espontânea do núcleo instável de um átomo com emissão de radiação. A radioatividade surge devido à instabilidade em átomos a partir de uma determinada quantidade de prótons e nêutrons. Na desintegração do elemento radioativo por decaimento são emitidas radiações de três tipos, pelo menos, chamadas de radiação alfa, beta e gama (KNOLL, 2010).


A radiação alfa é também chamada de radiação por partícula alfa e é constituída por um núcleo com dois prótons e dois nêutrons, ou seja, um núcleo de hélio (He) sem os elétrons e, portanto, possui carga elétrica positiva.

Radiação do tipo beta ou por partículas beta é constituída por um elétron acelerado, que possui um poder de penetração maior do que o da partícula alfa devido à massa e volume menores.

A radiação gama é formada por ondas eletromagnéticas com comprimento de onda muito pequeno, muitas vezes menores que um angstrom ( $\text{\AA}$ ), originadas da acomodação das partículas subatômicas no interior dos átomos do material radioativo, e possuem frequência e energia altas, na ordem de 10 GHz de frequência e de 5 MeV a 20 MeV de energia.

Além da radiação natural originada por desintegração de núcleos instáveis, pode-se encontrar outros tipos de radiação natural e a mais abundante delas é a radiação proveniente dos raios cósmicos galácticos. É possível, também, encontrar radiação de partículas nos cinturões de Van Allen, que são formados basicamente por partículas presas pelo fluxo magnético gerado pela Terra. São constituídos por dois agrupamentos de partículas de alta energia com formato toroidal alinhados concentricamente em função do campo magnético terrestre, sendo o menor deles com dimensões entre 1.600 km e 13.000 km de altitude, aproximadamente, formado predominantemente por prótons, e o segundo com dimensões entre 190.000 km e 40.000 km de altitude (Figura 6), formado por prótons e elétrons, segundo a NASA (NASA NATIONAL AERONAUTICS AND SPACE, 2013).

Figura 6 - Corte transversal dos Cinturões de Van Allen com satélites.




Fonte: NASA

A Anomalia Magnética do Atlântico Sul, *South Atlantic Anomaly* em inglês (SAA) é uma região onde a parte mais interna do cinturão de Van Allen e mais próxima da Terra. Esta anomalia é produzida por um aprofundamento do campo magnético da Terra nesta região devido ao posicionamento do centro magnético da Terra, que está deslocado em cerca de 450 Km em relação ao centro geométrico da Terra. Por isso, para uma dada altitude, a intensidade de radiação é mais alta nesta região do que em outra. A Figura 7 mostra a imagem da anomalia tomada pelo satélite ROSAT a 450 km de altitude.

As orbitas terrestres de satélites astronômicos e outras naves espaciais, geralmente a várias centenas de quilômetros de altitude, podem passar através da anomalia, que os expõe durante vários minutos à forte radiação, causada pelos prótons aprisionados no Cinturão de Van Allen interno. Segundo a NASA, modernos laptops deixaram de funcionar quando os voos do ônibus espacial passaram pela anomalia (SICELOFF, 2010).

Figura 7 - Anomalia Magnética do Atlântico Sul.



Fonte: Snowden, 2016

A radiação pode ser medida através das suas taxas de emissão ou absorção por um material. No primeiro caso utiliza-se a quantidade de partículas emitidas por unidade de tempo, ou seja, o fluxo de partículas, dado no Sistema Internacional (SI) pelo número de partículas emitidas por segundo ( $s^{-1}$ ). Como complemento, pode-se também medir a quantidade de partículas que atingiram um determinado alvo em um período determinado, denominada por fluência e expressa em número de interações por área do material exposto. Para a absorção, no SI, utiliza-se a unidade denominada Gray (Gy), que equivale à absorção de 1 joule de energia por cada kg de material alvo, porém, na literatura é bastante utilizada a unidade rad, equivalente a 0,01 Gy (0,01 J/kg). Outros parâmetros associados à radiação de partículas também podem ser medidos, como poder de frenagem e transferência linear de energia (KNOLL, 2010).

O poder de frenagem, ou poder de frenagem linear, do inglês *linear stopping power*, de uma partícula carregada em um determinado material de absorção é dada pela variação da energia, ou energia perdida pela partícula ao atravessar uma certa espessura de material, definido pelo símbolo  $S$ , dado pela equação (1):

$$S(E) = - \frac{dE}{dx} \quad (1)$$

onde  $dE$  representa a variação da energia da partícula, cujo sinal negativo representa perda de energia na penetração do material, e  $dx$  representa a distância percorrida pela partícula nesse material (KNOLL, 2010).

A distância máxima percorrida por uma partícula até que ela perca toda sua energia e entre em repouso no material atingido é chamada *range*, sendo este termo usado na forma da língua inglesa (ZIEGLER, 1998).

A energia absorvida pelo material, que é perdida pela partícula, varia em função do poder de frenagem desse material, ou seja, quanto maior o poder de frenagem maior será a energia absorvida. Dessa forma, é possível estabelecer a transferência linear de energia, ou do inglês *Linear Energy Transfer* (LET), relacionando o poder de frenagem de um material com sua densidade, ou massa volumétrica, dada pela equação (2) (DODD, 2005):

$$LET = \frac{1}{m_v} \cdot \frac{dE}{dx} \quad (2)$$

onde  $m_v$  é a densidade do material alvo dada em  $\text{mg/cm}^3$ .

O valor da transferência linear de energia pode indicar se a radiação é capaz de transferir uma quantidade suficiente de energia ao material alvo, de modo que o equilíbrio elétrico desse material seja alterado, por meio de doação ou retirada de elétrons de sua estrutura (DODD, 2005). Partículas com diferentes valores de LET que percorrerem a mesma trajetória, no mesmo tipo de material, transferem quantidades de carga depositada diferentes, e este é um dos parâmetros importantes na comparação dos efeitos da radiação.

Em uma estrutura MOS a radiação ionizante produz efeitos diferentes em função do material da camada da estrutura atingido. Por exemplo, no silício há a geração de pares elétron-lacuna por meio de interação direta de uma partícula incidente com o silício. A ionização direta, onde a alta energia do íon que penetra no dispositivo, gera uma grande quantidade de pares elétron-lacuna que deixam um saldo de cargas após se recombinarem. As cargas remanescentes serão coletadas de acordo com a polarização do dispositivo e, dessa forma, gera uma corrente temporária. No óxido de silício também existe a geração de pares elétron-lacuna que, imediatamente após a geração, a maioria dos elétrons irão migrar muito rapidamente em direção à porta do dispositivo e as lacunas, que possuem mobilidade muito menor que a dos elétrons, irão migrar em direção à interface do silício com o óxido. Nesse processo alguns elétrons se recombinarão com as lacunas antes de deixar o óxido e, as lacunas, que não se recombinaram no primeiro momento, irão se movimentar através do óxido até a interface desse óxido com o silício da região do canal. À medida que as lacunas se aproximam da interface, uma parte delas será aprisionada, formando uma armadilha de carga positiva aprisionada no óxido. (SCHWANK et al., 2008).

### 2.2.1 Efeitos da Radiação Ionizante

A radiação ionizante, em uma estrutura MOS pode causar dois tipos distintos de efeitos, o Efeito de Evento Único, ou em inglês, *Single Event Effect* (SEE) e o efeito pela dose total de ionização, do inglês *Total Ionizing Dose* (TID).

O SEE é um efeito que ocorre em microeletrônica devido à incidência de partículas de alta energia, presentes no espaço, em altas altitudes ou ambientes terrestres, em regiões sensíveis de um circuito eletrônico. Essas partículas incidentes, que podem ser prótons, nêutrons, partículas alfa ou outros íons pesados e, podem causar, dependendo de diversos fatores, nenhum efeito visível, uma interrupção transitória na operação do circuito, uma mudança de estado lógico ou até mesmo um dano permanente ao dispositivo ou circuito integrado (DODD, 2005; NORMAND et al., 2010).

Os efeitos causados por dose total de ionização diferem dos efeitos de evento único pois contabilizam os efeitos da incidência de doses de radiação, ou da exposição continuada à radiação. Os efeitos principais da TID estão relacionados às alterações de tensões do dispositivo, introdução de correntes de fuga parasitas e degradação da mobilidade (MCLEAN; OLDHAM, 1967).

Os efeitos de evento único podem ser classificados por serem permanentes ou temporários e em função das consequências no circuito ou dispositivo estudado da seguinte forma: os temporários são: a mudança de estado, o disparo do tiristor parasitário dos transistores MOS e, o efeito transitório ou perturbação na operação do dispositivo; os permanentes são: a queima do dispositivo pelo aumento abrupto da corrente entre dreno e fonte e, a ruptura do óxido de porta.

A mudança de estado por efeito único (*Single-Event Upset* - SEU) é a inversão indesejada do estado lógico de um ou mais nós de um circuito (*bit flip*) que, como consequência, altera a qualidade dos dados em memórias estáticas e dinâmicas e causa a inversão dos bits localizados na região atingida (WELLER et al., 2009).

O disparo do tiristor parasitário dos transistores MOS, em inglês *Single-Event Latchup* (SEL), é uma falha transitória que ocorre nos transistores MOS convencionais graças à junção p-n-p-n criada nas regiões de inversão de dopagens (poços) que definem os transistores de canal do mesmo tipo do substrato. Por exemplo, um transistor canal N definido em um substrato também tipo N necessita de um poço do tipo P no qual serão colocados dreno e fonte do transistor tipo N (COLINGE, 2008).

O efeito transitório ou perturbação na operação do dispositivo, ou *Single-Event Transient* (SET) em inglês, é o efeito causado pela incidência de íons pesados no dispositivo que afeta a operação do dispositivo, porém, em geral, possui um período de perturbação muito curto, da ordem de picossegundos (COLINGE, 2008).

A queima do dispositivo pelo aumento abrupto da corrente entre dreno e fonte, definida na língua inglesa como *Single-Event Burnout* (SEB), é uma falha permanente causada pelo aquecimento excessivo da região do canal.

A ruptura do óxido de porta, em inglês *Single-Event Gate Rupture* (SEGR), ocorre quando a partícula incidente possui energia suficiente para romper o óxido de porta causando um defeito permanente no dispositivo.

Os efeitos de evento único estão relacionados à confiabilidade de circuitos e dispositivos por meio da taxa de ocorrência de efeitos de evento único, *Single-Event Rate* (SER) em inglês, e é expresso em ocorrências por unidade de tempo, por exemplo, número de ocorrências por segundo.

### 2.3 CAMPO MAGNÉTICO

O magnetismo é frequentemente associado ao fenômeno de atração de um ímã permanente com objetos de ferro não imantados, de atrair ou repelir outros ímãs permanentes e ainda de alinhar a agulha de uma bússola com o campo magnético da Terra. O magnetismo tem como princípio fundamental a interação produzida por cargas elétricas em movimento (YOUNG et al., 2009).

As forças magnéticas surgem a partir de uma carga ou um conjunto de cargas elétricas em movimento, que gera um campo magnético que, uma outra carga ou conjunto de cargas, reagindo a esse campo sofre a ação de uma força magnética. As forças magnéticas que atuam sobre uma carga em movimento possuem quatro características: o módulo da força é proporcional o módulo carga, o módulo da força é proporcional à intensidade do campo, a força também é proporcional à velocidade da partícula e, a força magnética possui a direção simultaneamente perpendicular ao campo magnético e à direção da partícula. Essas características são descritas, na sua forma vetorial, pela equação (3) (HAYT JR; BUCK, 2006):

$$\vec{F} = q(\vec{E} + \vec{v} \times \vec{B}) \quad (3)$$

onde  $q$  é o módulo da carga,  $\vec{E}$  é o vetor do campo elétrico,  $\vec{v}$  representa o vetor da velocidade da partícula e  $\vec{B}$  é o vetor do campo magnético. A força  $\vec{F}$  resultante é chamada de Força de Lorentz.

### 2.3.1 Sensores


Segundo a *Instrument Society of America* sensores ou transdutores são dispositivos que produzem uma saída útil em resposta a uma entrada mensurada (PATRANABI, 2003), ou seja, são dispositivos que convertem uma medida, na entrada, em outro tipo de medida, na saída. Porém, definições diferentes para sensores e transdutores foram adotadas para diferenciá-los mais facilmente. Sensores são dispositivos que "sentem", ou percebem, variações na entrada e produzem uma variação na saída com o mesmo tipo ou com um tipo diferente de medida. Por outro lado, os transdutores usam o princípio da transdução para converter uma determinada medida em uma saída útil. Portanto, um sensor pode se tornar um transdutor se tiver anexos os dispositivos apropriados (CARUSO et al., 1998).

Os sensores ou transdutores magnéticos não medem diretamente a propriedade física de interesse, entretanto podem detectar mudanças, alterações ou distúrbios em um campo magnético por meio de informações sobre as propriedades, tais como direção, presença, rotação, ângulo ou correntes elétricas. O sinal de saída destes sensores requer algum processamento de sinal para a tradução correta para o parâmetro desejado. Os sensores magnéticos fornecem dados precisos e confiáveis sem necessidade de contato físico.

Os sensores ou sistemas de detecção de campos magnéticos podem ser categorizados em dois grupos de acordo com o seu método de medição: diretos e indiretos. Os diretos são aqueles que registram somente informações sobre o campo magnético, como intensidade e direção, como por exemplo, a leitura de informações em um disco magnético de computador, reconhecimento de padrões magnéticos em cartões, bússola eletrônica, controle de atitude para satélites e, posicionamento geográfico de aeronaves, dentre outros. Os indiretos são aqueles que utilizam o campo magnético como intermediário para medir uma outra grandeza não magnética, como por exemplo, teclados e sensores de proximidade, microfones, detecção de deslocamentos angulares e decodificadores de ângulo e sincronizadores, entre outros (KORVINK; PAUL, 2010).

O intervalo de operação dos vários sensores varia bastante em função da tecnologia utilizada pelo sensor. A Figura 8 mostra o intervalo de operação de alguns tipos de sensores e transdutores de campo magnético, onde é possível notar que os sensores de semicondutor possuem ampla faixa de trabalho que vai de aproximadamente de  $10^{-9}$  T a 10 T.

Figura 8 - Intervalo de operação para vários sensores e transdutores magnéticos



Fonte: Autor “adaptado de” Korvink, 2006

Os sensores magnéticos de semicondutor são, normalmente, fabricados com a tecnologia padrão de circuitos integrados. Podem também ser construídos com base nas estruturas MOS, como por exemplo, as lâminas MOS de efeito Hall (*MOS Hall plates*), dispositivos MOS de dreno dividido (*split drain MOS devices*), magneto diodos e magneto transistores (POPOVIC, 2003). Apesar da sua ampla faixa de operação, os sensores de efeito Hall dificilmente são utilizados para medir o campo magnético terrestre, ou como bússolas eletrônicas, devido à sua pouca sensibilidade associada à baixa intensidade do campo, além do alinhamento perpendicular à superfície do sensor ser necessário (RACZ; SCHOTT; HUBER, 2004).

Os magnetômetros tridimensionais micro fabricados recentemente baseiam-se na detecção de movimento devido à força de Lorentz, que é gerada pela interação entre o campo magnético externo e a corrente que flui através de uma estrutura mecânica móvel (ETTELT et al., 2014).

### 2.3.2 Força de Lorentz

A Força de Lorentz, descrita pela equação (3), é a força originada pelo movimento de um portador com uma determinada carga  $q$  e com velocidade média  $v$ , geralmente sob a ação de um campo elétrico aplicado. Segundo Korvink, 2010, em um meio sólido, a Força de Lorentz pode causar os seguintes fenômenos:


a) nas colisões dos portadores com os átomos da rede, os portadores transmitem pulsos para o condutor ou semicondutor e a soma destes pulsos resulta no aparecimento de um movimento da própria amostra em relação às linhas de fluxo magnético. Tal mudança lateral também irá ocorrer se um condutor previamente fixo é liberado;

b) dependendo do tamanho e da geometria da estrutura sólida, longa ou curta, a Força de Lorentz pode gerar uma tensão transversal, ou um desvio da corrente se a saída estiver em curto-circuito na amostra.

### 2.3.3 Efeito Hall

O efeito galvanomagnético conhecido por efeito Hall foi descoberto em 1879, por Edwin Herbert Hall, físico norte-americano, que demonstrou a relação entre as cargas e seus movimentos no interior de um corpo sólido. Considerando um meio condutor em forma de tira larga, com uma determinada corrente elétrica aplicada no sentido longitudinal e sob um campo magnético aplicado perpendicularmente à superfície de maior área da tira, as cargas do interior do sólido sofrem a ação da Força de Lorentz e são empurradas para as laterais da tira, conforme mostra a Figura 9.

Figura 9 - Força sobre os portadores de carga de um condutor sob um campo magnético



Fonte: Adaptado de Young, 2009

Se os portadores de carga são elétrons  $e$ , portanto, negativos, as cargas negativas em excesso se acumulam na lateral superior da tira, deixando as cargas positivas em excesso na parte inferior. O acúmulo continua até que o campo elétrico transversal, formado pelas cargas, se torne suficientemente grande para produzir uma força elétrica, que seja igual e oposta à forma magnética. Esse campo elétrico produz uma diferença de potencial transversal entre as laterais opostas da tira ( $a$  e  $b$ ), chamada de "tensão de Hall", cuja polaridade depende do sinal da carga que se move (POPOVIC, 2003).

Os transdutores e sensores baseados nesse fenômeno são chamados de dispositivos de efeito Hall e podem ser usados para as propriedades eletrônicas básicas dos sólidos, caracterizar os materiais semicondutores e também como sensores de campos magnéticos (POPOVIC, 2003).

Uma das aplicações para os sensores atualmente são as bússolas eletrônicas que podem ser fabricadas com diversas tecnologias, inclusive a CMOS. Algumas tecnologias baseiam-se em efeitos de magneto resistência ou magneto impedância, que possuem tecnologia própria de fabricação, normalmente incompatíveis com a tecnologia CMOS ou não atendem às exigências de consumo e potência. Os sensores que utilizam material ferromagnético possuem outra desvantagem, causada pela histerese magnética, após a exposição do sensor a um campo magnético alto (SCHOTT et al., 2007). A histerese magnética é um fenômeno que causa o atraso entre densidade de fluxo e campo magnético aplicado em um material ferromagnético.


## 2.4 CONFIABILIDADE

A confiabilidade é uma característica inerente a qualquer componente ou sistema, de qualquer natureza. Pode ser associada a um único transistor de um circuito integrado, ou até mesmo a um ser vivo. Apesar das muitas interpretações subjetivas para a confiabilidade, para a Engenharia há normas e procedimentos, com as suas respectivas definições para nomes e termos utilizados. Segundo Campos (1996), confiabilidade é a capacidade de um item desempenhar uma função requerida, sob condições especificadas, durante um intervalo de tempo específico.

Em princípio, todo componente ou sistema está sujeito a falhas e em algum momento sofrerá uma falha, pois a falha é um fenômeno inevitável (CAMPOS, 1996) e seu estudo permite entender como, quando e por que as falhas ocorrem e, também, permite o uso de ferramentas estatísticas para direcionar a elaboração de medidas que diminuam a probabilidade da ocorrência dessas falhas ou que reduzam os impactos da ocorrência da falha.

A taxa de falhas em função do tempo, relacionada à confiabilidade de um produto, segue uma tendência universal, que é conhecida como “curva da banheira”, porque no início e no final da operação do produto ocorre um aumento significativo da taxa de ocorrência de falhas, conforme mostra a Figura 10. É possível identificar três regiões distintas. As chamadas falhas precoces, definidas pela curva decrescente no início do tempo de vida do produto, ocorrem principalmente em função de defeitos de fabricação. Na região intermediária a taxa de falhas apresenta um valor aproximadamente constante. A terceira região é conhecida como envelhecimento e é caracterizada pelo aumento da taxa pela degradação do produto, em função de seu desgaste pelo uso (CAMPOS, 1996).

Figura 10 - Taxa de falhas em função do tempo (curva da banheira)



Fonte: Autor "adaptado de" CAMPOS, 1996

Através do estudo da confiabilidade é possível projetar proteções ou redundâncias que permitam ajustar a região da vida útil do produto para onde a taxa de falhas é constante e minimizá-la.

Os equipamentos e sistemas utilizados nas aeronaves atuais funcionam em conjunto com outros equipamentos e sistemas com as mesmas funções, chamados de equipamentos e sistemas redundantes. Esses equipamentos e sistemas utilizam frequentemente topologias ou tecnologias diferentes para cada redundância. Esta técnica minimiza o risco de ocorrência da mesma falha nos dois sistemas.

A falha é um evento que tem como consequência uma pane e é definida pela norma NBR 5462/1994 (ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS, 1994) como "término da capacidade de um item desempenhar a função requerida" e pode ser classificada como: falha crítica, falha não-crítica, falha de projeto, falha aleatória, falha por deterioração, falha catastrófica, falha primária e falha secundária.

A falha crítica é aquela que "resultará em condições perigosas ou inseguras para pessoas, danos materiais significativos ou consequências inaceitáveis". A falha não-crítica por outro lado é qualquer outra que não se enquadre na descrição da falha crítica.

A falha de projeto é devida ou tem a sua origem em um projeto inadequado e pode ser percebida mais vezes na primeira região da "curva da banheira", a falha aleatória não é previsível no seu instante de ocorrência e pode acontecer nas três regiões e, a falha por deterioração é resultante dos mecanismos de deterioração próprios do produto e ocorre com mais frequência na região de envelhecimento.

A falha catastrófica é uma falha repentina que compromete a capacidade de um item desempenhar sua função por completo.

A falha primária é pertinente somente ao próprio item, sem ser causada por agente externo e a falha secundária é causada direta ou indiretamente por uma falha de outro item.

As falhas podem ser associadas aos transistores quando são causadas por efeitos de eventos únicos e podem ser de dois tipos quando causadas por radiação: destrutivas e não-destrutivas. As falhas destrutivas são chamadas de *hard errors*, em inglês, pois tornam o componente ou o sistema inoperante de forma irreversível e irreparável e as falhas não destrutivas são chamadas de *soft errors*, em inglês, porque são reversíveis, de modo espontâneo ou auxiliado por algum procedimento específico.

A indústria desenvolve cada vez mais rapidamente tecnologias avançadas que, por sua vez, criam sistemas cada vez mais complexos e que cuja falha pode implicar em riscos para a vida humana e também para o capital envolvido. O alto risco dos sistemas modernos demanda que sejam feitas previsões de confiabilidade nesses sistemas. A previsão da confiabilidade envolve uma relação entre o desempenho necessário e o desempenho medido por um método probabilístico (GREEN, 1974).

#### **2.4.1 Modelos de Confiabilidade**

Segundo Cluley (1966), a confiabilidade de um sistema é definida, geralmente, como a probabilidade desse sistema operar dentro dos limites de desempenho definidos por um determinado período de tempo em um ambiente definido. Assim, as confiabilidades de vários componentes de um sistema podem ser combinadas para definir um valor de desempenho global, de acordo com a teoria das probabilidades.

Em um sistema, os componentes podem depender uns dos outros para o correto funcionamento desse sistema como um todo e, em função disso, é possível modelar as partes como associações do tipo paralelas, quando os componentes são redundantes, ou em série, quando os componentes são dependentes. O modelo de confiabilidade resultante para cada um destes casos é diferente. Em um sistema em série, a confiabilidade será muito dependente do componente mais fraco, como o elo mais fraco de uma corrente, porque todos os componentes da associação precisam estar em operação para que o sistema esteja em operação (CLULEY, 1966), conforme ilustra a Figura 11.

Figura 11 - Sistema com associação em série



Fonte: Autor


Assim, a confiabilidade equivalente do sistema em série pode ser descrita pela equação (4).

$$R_{série} = R_1 \cdot R_2 \cdot \dots \cdot R_{n-1} \cdot R_n = \prod_{i=1}^n R_i \quad (4)$$

onde  $R_{série}$  é a confiabilidade equivalente de um sistema em série,  $R_i$  representa a confiabilidade de cada componente  $i$  do sistema.

Em um sistema em paralelo, a confiabilidade tende a ser maior, pois os sistemas são redundantes e, quando ocorre uma falha em um elemento do sistema, outro elemento, redundante, mantém o sistema em funcionamento. Dessa forma, apesar da falha presente em um elemento, o sistema permanece em funcionamento (CLULEY, 1966). A Figura 12 mostra um sistema com elementos ligados por associação em paralelo.

Figura 12 - Sistema com associação em paralelo



Fonte: Autor

Da mesma forma que na associação em série, a confiabilidade equivalente do sistema em paralelo pode ser descrita por um produto como mostra a equação (5).

$$R_{paralelo} = 1 - (1 - R_1) \cdot (1 - R_2) \cdot \dots \cdot (1 - R_{n-1}) \cdot (1 - R_n) = 1 - \prod_{i=1}^n (1 - R_i) \quad (5)$$

onde  $R_{paralelo}$  é a confiabilidade equivalente de um sistema em paralelo,  $R_i$  representa a confiabilidade de cada componente  $i$  do sistema.

#### 2.4.2 Modelo de Markov

O estudo da confiabilidade para *hardware* e *software* utiliza com frequência um modelo probabilístico baseado em variáveis aleatórias, baseado nas cadeias de Markov (NORRIS, 1998) chamado modelo de Markov, em homenagem ao matemático russo Andrei Andreyevich Markov. Nesse modelo os estados anteriores são irrelevantes para a previsão dos estados seguintes, desde que o estado atual seja conhecido e, por isso é chamado de modelo “sem memória” (PUKITE; PUKITE, 1998). No modelo, a partir de uma sequência de

variáveis aleatórias  $X = \{ X(t_0), X(t_1), X(t_2), \dots, X(t_{n-1}), X(t_n) \}$ , cujo conjunto de valores que elas podem assumir é chamado de espaço de estados e os estados são função dos parâmetros, o processo markoviano pode ser definido pela equação (5) que expressa que a evolução para um estado futuro depende apenas do estado atual.

$$\begin{aligned} P[X(t_{k+1}) \leq x_{k+1} | X(t_k) = x_k, X(t_{k-1}) = x_{k-1}, \dots, X(t_0) = x_0] \\ = P[X(t_{k+1}) \leq x_{k+1} | X(t_k) = x_k] \end{aligned} \quad (6)$$

Os estados do processo markoviano podem ser discretos, como por exemplo a quantidade de peças no estoque, ou contínuos, como a temperatura de uma estufa. Os parâmetros do processo seguem a mesma definição. Pela combinação das possibilidades é possível ter quatro tipos de processos de Markov, mostrados na Tabela 1 (PUKITE; PUKITE, 1998).


Tabela 1 - Classificação dos modelos de Markov.

<b>Estado X(t)</b>	<b>Parâmetro t</b>	<b>Exemplo</b>
Discreto	Discreto	Quantidade de dados na memória de um computador
Discreto	Contínuo	Quantidade de pessoas na fila do ônibus
Contínuo	Discreto	Consumo de água de uma residência
Contínuo	Contínuo	Velocidade de um veículo em um determinado momento

Fonte: Autor “adaptado de” PUKITE; PUKITE, 1998

O processo de Markov pode ser representado por diagramas de estados, onde os círculos representam os estados e os arcos associados às respectivas probabilidades representam as transições possíveis entre os estados. A Figura 13 mostra um diagrama de estados com três estados possíveis e a probabilidade da transição entre os estados.

Figura 13 - Diagrama com três estados



Fonte: Autor

O diagrama também pode ser expresso através de uma matriz, conforme mostra a equação (7).

$$P = \begin{pmatrix} 0 & 1 & 0 \\ 0 & 0,5 & 0,5 \\ 0,5 & 0 & 0,5 \end{pmatrix} \quad (7)$$

### 2.4.3 Métricas de confiabilidade

Algumas métricas são bastante frequentes no estudo de confiabilidade, entre elas, a confiabilidade, a taxa de falhas, o tempo médio entre falhas, tempo médio até a falha, tempo médio para o reparo e a falha no tempo (ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS, 1994).

A confiabilidade, também chamada de taxa de êxito, define a probabilidade de um item poder desempenhar uma função requerida, sob dadas condições, durante um dado intervalo de tempo, desde que o item esteja em condições de desempenhar a função requerida no início desse intervalo de tempo.

A taxa de falhas ( $\lambda$ ) define o número de unidades de uma população de produtos que apresenta falhas por unidade de tempo e pode ser dada como instantânea ou média.

O tempo médio entre falhas, em inglês *Mean Time Between Failures* (MTBF) indica o tempo médio que o sistema opera normalmente desde a ocorrência de uma falha até a

ocorrência da falha seguinte. O MTBF é um valor importante para planejamento das paradas para manutenção preventiva e é obtido a partir de dados históricos do sistema estudado.

O tempo médio até a falha, *Mean Time to Failure* em inglês ou MTTF, mostra o tempo médio em que o sistema opera até a ocorrência de uma falha e, neste caso, é considerado somente o período em que o sistema esteve em operação.

O tempo de restabelecimento médio ou tempo médio para o reparo, em inglês *Mean Time to Repair* (MTTR) indica o tempo em que o sistema fica indisponível para a realização de reparos, quando é possível reparar o sistema.

A falha no tempo, ou *Failure in Time* em inglês ou simplesmente FIT, é uma unidade que indica uma falha a cada  $10^9$  horas de operação, ou seja, uma falha a cada 114 mil anos de operação. Esta métrica é específica para dispositivos e sistemas eletrônicos.

### 3 ESTUDO DOS EFEITOS DE EVENTO ÚNICO EM DISPOSITIVOS

Neste capítulo são estabelecidos os materiais, métodos e parâmetros utilizados para a análise dos efeitos de evento único em dispositivos MOS e estabelece as bases para o estudo da confiabilidade.

#### 3.1 ANÁLISE DOS EFEITOS DE EVENTO ÚNICO EM DISPOSITIVOS

A análise dos efeitos de Evento Único (SEE) foi realizada através de conjuntos de simulações, que foram divididas em quatro grupos. No primeiro grupo foram realizadas simulações de incidência de várias partículas com diferentes energias para a determinação do valor de transferência linear de energia (LET) utilizado. No segundo grupo foi realizada a simulação da variação do ângulo de incidência da partícula em dois planos distintos, longitudinal e transversal para duas dimensões diferentes de transistores. No terceiro, foi realizada a comparação entre dois layouts diferentes de dispositivos em cascata e, no quarto, foi realizada a análise da configuração mais resistente aos efeitos da radiação através de dispositivos ultra escalados.


##### 3.1.1 Definição dos Parâmetros Relativos à Radiação

Antes de realizar as simulações e consequentes análises dos efeitos de evento único, foram escolhidos alguns tipos de íons e, foram realizadas simulações de incidência e trajetória das partículas nos materiais e nas estruturas escolhidas através do software TRIM/SRIM (ZIEGLER; BIRSACK; ZIEGLER, 2008). Tais simulações foram definidas com o objetivo de verificar as características da interação entre as partículas, bem como para determinar o alcance, ou em inglês, *range*, e a trajetória da partícula no material alvo, através da incidência de cinco mil partículas de tipos variados.

Na primeira etapa das simulações foram definidos quatro pares de íons com as respectivas energias para determinar o alcance (*Range*) dos íons no silício. As associações de íons e energias escolhidas foram os seguintes: Lítio (Li) com energia de 15 MeV, Sódio (Na) com 10 MeV, Níquel (Ni) com 70 MeV e Prata (Ag) com 140 MeV de energia. Tais associações foram escolhidas com o objetivo de obter os valores de 1, 10, 30 e 50


MeV.cm<sup>2</sup>/mg de transferência linear de energia (LET) no silício. A Figura 14 mostra a trajetória e os pontos de parada das associações de partículas definidas.

Figura 14 - Alcances (*Range*) obtidos para os pares de partículas e energias




(a) Li - 15 MeV

(b) Na - 10 MeV



(c) Ni - 70 MeV



(d) Ag - 140 MeV

Fonte: Autor

Nas seções transversais das amostras de silício é possível notar que para todas as associações o alcance (*Range*) das partículas é superior à 1,0  $\mu\text{m}$ , que supera a espessura ativa de uma lâmina SOI, e até esse limite há pouca dispersão. Os valores de alcance obtidos na simulação são mostrados na Tabela 2.


Tabela 2 - Valores de alcance (*Range*) para os íons definidos

Íon	Energia (MeV)	<i>Range</i> ( $\mu\text{m}$ )
Li	15	45,10
Na	10	5,92
Ni	70	15,90
Ag	140	19,20

Fonte: Autor

Para verificar a trajetória das partículas em uma estrutura de transistor SOI foram realizadas simulações com cinco mil partículas de Sódio com energia de 10 MeV, incidindo na superfície da lâmina e no centro da porta, com ângulos de incidência variando de 0° a 70° em relação à direção perpendicular à superfície, como mostra a Figura 15. A estrutura de transistor SOI considerada foi dimensionada de acordo com o ITRS (INTERNATIONAL ROADMAP FOR SEMICONDUCTORS, 2012) e possui as seguintes dimensões: espessura da porta de silício poli cristalino de 9 nm, espessura do óxido de porta de 1 nm, espessura do filme de silício de 10 nm e espessura do óxido enterrado de 20 nm. Foi considerado, também, nesta simulação a espessura do substrato de 100 nm. As partículas atingem a estrutura pelo lado esquerdo que corresponde a superfície do circuito integrado. A região ativa do silício está localizada entre o óxido de porta e o óxido enterrado e as partículas que cruzaram essa região descreveram uma trajetória linear através de todas as camadas, especialmente na região ativa, sem desvios significativos. Nota-se que as partículas apresentam trajetórias retilíneas através das camadas em todos os ângulos definidos, sem desvios significativos, especialmente na região ativa do transistor.


Figura 15 - Trajetória das partículas de Sódio em vários ângulos diferentes a partir do centro da porta do transistor.



Fonte: Autor

Finalizando a primeira etapa, a mesma estrutura de transistor SOI utilizada anteriormente foi submetida à simulação com as associações de íons e energias definidas anteriormente para determinar os valores de transferência linear de energia obtidos, como mostra a Figura 16. A partir desses resultados obtidos, que foram considerados suficientes para adotar a trajetória linear nas próximas simulações numéricas, assim como os valores de LET constantes.

Figura 16 - Valores obtidos para o LET em cada camada do dispositivo considerando várias associações de partículas e energias



Fonte: Autor

### 3.2 COMPARAÇÃO DOS EFEITOS DE EVENTO ÚNICO EM TRANSISTORES DE DIMENSÕES DIFERENTES


O ângulo de incidência das partículas em relação à superfície do circuito integrado define o trajeto considerado para o efeito ionizante no transistor, que por sua vez define a quantidade total de pares elétron-lacuna gerados. As simulações realizadas consideraram que as partículas atingem o dispositivo em diferentes ângulos, nas direções longitudinal e transversal, para analisar a influência sobre os valores de transiente gerados na corrente.

Os transistores utilizados na simulação possuíam as seguintes dimensões (Figura 17): comprimentos de canal ( $L$ ) de 50 nm e de 250 nm, comprimentos de extensão de fonte e dreno ( $L_{EXT}$ ) de 25 nm, largura de porta ( $W$ ) de 20 nm para o transistor com comprimento de cana ( $L$ ) de 50 nm e de 100 nm para o transistor com comprimento de cana ( $L$ ) de 250 nm, espessura do filme de silício ( $t_{Si}$ ) de 10 nm, espessura do óxido de porta ( $t_{OX}$ ) de 1 nm, espessura do óxido enterrado ( $t_{BOX}$ ) de 30 nm. O transistor foi polarizado com tensões de porta e fonte iguais a zero ( $V_{GS} = 0$  V) e o contato de dreno foi polarizado com 1 V ( $V_{DS} = 1,0$  V), que reproduz as polarizações de um transistor NMOS de um inversor em um circuito

digital. Foi considerado, também, o confinamento quântico nas simulações devido a pequena espessura do filme de silício ( $t_{Si}$ ), que implica na inversão de volume, que é um fenômeno que aparece em espessuras muito finas dos dispositivos SOI ou em transistores de múltiplas portas, devido ao fato de que os portadores da camada de inversão não se localizam perto da interface de Si/SiO<sub>2</sub>, como previsto pela física clássica, mas sim no centro da película (COLINGE, 2008). No simulador, usa-se a relação de deposição de carga, em inglês *Linear Charge Deposition* (LCD) de 0,01 pC a cada 1  $\mu\text{m}$  da trajetória percorrida para um valor de LET de 1 MeV.cm<sup>2</sup>/mg (DODD, 2005) e esta relação parte do princípio de que são necessários 3,6 eV de energia para gerar um par elétron-lacuna (SILVACO DATA SYSTEMS INC., 2008).

Para as simulações, foram utilizados valores de LET de 1, 10, 30 e 50 MeV.cm<sup>2</sup>/mg, definidos anteriormente, e foi considerado o raio de atuação da partícula de 50 nm (MURAT; AKKERMAN; BARAK, 2008; MUSSEAU, 1996).

Figura 17 - Imagem 3D do transistor SOI utilizado nas simulações




Fonte: Autor

Inicialmente, foi realizada a simulação da incidência de uma partícula, em ângulo reto (perpendicular) em relação à superfície do transistor, atingindo-o no centro da porta. A análise da corrente de dreno e da carga total gerada mostra que o dispositivo não conduz até o valor máximo da corrente que ocorre muito perto do instante de incidência da partícula, definido em 10 ps no simulador. Após o pico, a corrente de dreno apresenta a tendência de retornar a

zero com o passar do tempo, como mostra a Figura 18. Observa-se também que o transistor menor ( $L = 50 \text{ nm}$ ,  $W = 20 \text{ nm}$ ), mostrado na Figura 18 (a), apresenta um tempo de recuperação menor devido ao maior campo elétrico devido à menor distância dos contatos de fonte e dreno em relação ao ponto de origem da carga, que reduz o tempo de trajeto da carga. A carga gerada é proporcional ao volume do transistor e, portanto, o maior valor da carga gerada é atribuído ao transistor com maior comprimento e largura de canal ( $L = 250 \text{ nm}$ ,  $W = 100 \text{ nm}$ ), mostrado na Figura 18 (b), pois a quantidade de cargas geradas depende do volume como da região ativa do transistor, que inclui a largura e profundidade das junções e do canal. Apesar da diferença da carga total entre os dois transistores ser pequena, o pico da corrente foi bem maior no transistor menor.

Figura 18 - Corrente de dreno e carga total em função do tempo



(a)  $L=50 \text{ nm}$ ,  $W=20 \text{ nm}$


(b)  $L=250 \text{ nm}$ ,  $W=100 \text{ nm}$

Fonte: Autor

A análise da corrente em função do tempo (Figura 19) indica que, imediatamente após a incidência da partícula, que ocorre no instante  $t = 10 \text{ ps}$ , há um pico de corrente e em seguida o nível de corrente diminui até aproximar-se do nível imediatamente anterior ao evento. No caso do transistor menor, nota-se que a corrente diminui muito rapidamente, apesar de atingir um valor de pico mais alto em relação ao transistor maior para todos os valores de LET considerados. O transistor maior apresenta maior tempo de recuperação, apesar de atingir valores de corrente menores que o transistor menor. Para um mesmo

transistor, em relação aos valores de LET considerados, observa-se que quanto maior o LET maior o valor máximo da corrente e também o tempo de recuperação.


Figura 19 - Corrente de dreno em função do tempo




Fonte: Autor

Ainda considerando a análise em função do tempo, é possível verificar que a concentração de elétrons no centro do dispositivo e na metade da espessura do filme de silício ( $t_{SI}$ ), mostrada na Figura 20 aumenta subitamente logo após a incidência (instante  $t = 14 ps$ ) e decai para 1/100 do seu valor máximo após 390 ps ( $t = 400 ps$ ) para o transistor menor ( $L = 50 nm$ ,  $W = 20 nm$ ) (Figura 20(a)) e em relação ao transistor maior, o valor da corrente decai para cerca de 1/10 do seu valor máximo após os mesmos 390 ps (Figura 20 (b)).

Figura 20 - Concentração de elétrons na região ativa para o transistor individual



(a)  $L = 50\text{nm}$ ,  $W = 20\text{nm}$





(b)  $L = 250\text{nm}$ ,  $W = 100\text{nm}$

Fonte: Autor

O comportamento similar em relação à concentração de elétrons ocorre com o potencial na região do canal, mostrado na Figura 21, para ambos os transistores.

Figura 21 - Potencial na região ativa para o transistor individual

(a)  $L = 50 \text{ nm}$ ,  $W = 20 \text{ nm}$ (b)  $L = 250 \text{ nm}$ ,  $W = 100 \text{ nm}$ 


Fonte: Autor

### 3.3 ANÁLISE DA VARIAÇÃO DO ÂNGULO DE INCIDÊNCIA DA PARTÍCULA

A partir do valor de LET de  $10 \text{ MeV}\cdot\text{cm}^2/\text{mg}$ , considerado suficiente para obter-se a inversão do canal do transistor, como visto na Figura 20, foi realizada a análise da variação do ângulo de incidência da partícula nas duas dimensões dos transistores já analisados.

A variação do ângulo de incidência da partícula foi realizada em dois planos distintos, perpendiculares entre si e também ao plano da porta do transistor. A Figura 22(a) mostra um corte longitudinal do transistor SOI simulado, com destaque ao plano longitudinal (plano xz), com a representação dos ângulos de incidência da partícula, para os ângulos de  $-30^\circ$ ,  $0^\circ$  e  $+30^\circ$ . A Figura 22(b) mostra um corte do transistor na direção transversal (plano yz) para os mesmos ângulos ( $-30^\circ$ ,  $0^\circ$  e  $+30^\circ$ ).

Figura 22 - Planos de corte do transistor SOI estudado



(a) longitudinal

(b) transversal

Fonte: Autor

Definiu-se que a partícula sempre passaria pelo centro geométrico do canal do dispositivo e os ângulos de incidência adotados partiram de  $-70^\circ$  a  $+70^\circ$  nas direções longitudinal e transversal em intervalos de  $10^\circ$ .

A Tabela 3 mostra as coordenadas utilizadas ao longo do eixo x para posicionar a trajetória da partícula no centro do dispositivo, que foi definido como sendo a origem do sistema de coordenadas da simulação numérica nas direções longitudinal e transversal ( $x = 0$ ;  $y = 0$ ). O transistor com comprimento de canal  $L = 50 \text{ nm}$  não foi simulado com o ângulo de incidência de  $70^\circ$  pois a partícula incidiria ou na lateral do transistor ou na região de extensão de fonte e dreno.


Tabela 3 - Coordenadas de entrada e saída para a trajetória da partícula no filme de silício dos transistores simulados

Ângulo de Incidência ( $\alpha$ ) ( $^{\circ}$ )	L = 250 nm		L = 50 nm	
	entrada (nm)	saída (nm)	entrada (nm)	saída (nm)
0	0,000	0,000	0,000	0,000
10	0,882	-0,882	0,882	-0,882
20	1,820	-1,820	1,820	-1,820
30	2,887	-2,887	2,887	-2,887
40	4,195	-4,195	4,195	-4,195
45	5,000	-5,000	5,000	-5,000
50	5,959	-5,959	5,959	-5,959
60	8,660	-8,660	8,660	-8,660
70	13,737	-13,737	-	-

Fonte: Autor

A intensidade da corrente de dreno ( $I_{DS}$ ) depende do total de carga gerada pela partícula incidente na região do canal e do campo elétrico e o maior valor de corrente ( $I_{DMAX}$ ) ocorre muito perto do instante da incidência. O maior valor de corrente varia em função do ângulo de incidência sendo que, na direção transversal essa variação é de 1,3% para o transistor menor e 4,0% para o transistor maior com ângulo de  $70^{\circ}$ , conforme mostra a Figura 23, cujos valores mostrados abrangem somente os valores referentes aos ângulos positivos devido à simetria do transistor nessa direção.


Figura 23 - Corrente de dreno máxima em função do ângulo de incidência na direção transversal



Fonte: Autor

A corrente de dreno em função do tempo é mostrada na Figura 24, para o transistor com  $L = 250$  nm, e  $W = 100$  nm e para alguns ângulos de incidência diferentes no plano longitudinal, onde o pico de corrente ocorre imediatamente após à incidência da partícula, sendo que antes desse momento o dispositivo estava no estado desligado e com tensão de porta nula ( $V_{GS} = 0$  V). A corrente de dreno aumenta com o aumento do ângulo de incidência pois a distância percorrida pela partícula no canal (região ativa) também aumenta com o ângulo. Além da corrente de dreno, o tempo de recuperação também aumenta em função do ângulo, pois a maior quantidade de pares elétron-lacuna gerados dispenderá de mais tempo para retornar ao estado anterior ao evento.


Figura 24 - Corrente de dreno em função do tempo



Fonte: Autor

Na direção longitudinal o valor de  $I_{DMAX}$  apresenta maiores variações nos valores observados, 33,0% para o transistor com  $L = 50$  nm e 29,4% para o transistor com  $L = 250$  nm, porque nesta direção o trajeto da partícula incidente se aproxima das regiões de fonte e dreno, o que não ocorre na direção transversal, como pode ser visto na Figura 25. Além da maior variação da corrente máxima, o valor de  $I_{DMAX}$  apresenta variações distintas em função sinal do ângulo positivo e negativo porque quando o ângulo é positivo, o ponto de entrada da partícula se aproxima da junção de dreno onde o campo elétrico é maior.


Figura 25 - Corrente de dreno máxima em função do ângulo de incidência na direção longitudinal



Fonte: Autor

A descontinuidade apresentada pelos valores acima de  $20^\circ$  e abaixo de  $-20^\circ$  de  $I_{DMAX}$  para transistor menor deve-se à incidência da partícula diretamente sobre as regiões de fonte e dreno, considerando o volume afetado, representado na Figura 26. O volume afetado considerado pelo simulador é definido por uma região cilíndrica que tem como geratriz a direção da partícula definida pelos pontos de entrada e de saída dessa partícula no transistor.


Figura 26 - Representação do volume afetado considerado na simulação



Fonte: Autor

A carga gerada pela partícula varia em função do ângulo de incidência e foi calculada analiticamente para as duas direções, transversal e longitudinal, para os transistores estudados, através do programa Mathcad (PTC INC., 2007) (Figura 27). O total de cargas geradas pela partícula é o mesmo para todos os transistores até aproximadamente  $63^\circ$  de inclinação devido à espessura do filme de silício ( $t_{\text{si}} = 10 \text{ nm}$ ), que é a mesma para todos os transistores. A diferença nas cargas geradas é devida à maior distância percorrida pela partícula na região ativa do transistor, ou seja, na região do canal.

Figura 27 - Carga gerada calculada em função do ângulo de incidência para as direções transversal e longitudinal




Fonte: Autor

Os valores de corrente gerados foram maiores para o transistor menor ( $L = 50$  nm) devido a menor distância e, conseqüentemente, menor resistência entre os contatos que coletam as cargas criadas pelo evento.

### 3.3.1 Comparação entre Leiautes para as Estruturas Empilhadas

O conjunto de transistores empilhados é formado por dois transistores, representados esquematicamente na Figura 28, onde o conjunto empilhado pode substituir cada transistor individual de um circuito integrado se as características elétricas forem ajustadas. No dispositivo empilhado as portas dos transistores T1 e T2 estão conectadas.


Figura 28 - Representação esquemática do dispositivo único e do dispositivo empilhado




Fonte: Autor

Oldiges *et. al.* mostra quatro possíveis leiautes (Figura 29) que podem ser utilizados para melhorar a robustez de um circuito a efeitos de evento único, sendo que entre eles há diferenças na área de silício utilizada. A opção com transistores com fonte e dreno comum apresenta o menor uso de área (Figura 29(a)), pois a região da fonte do primeiro transistor é compartilhada com a região do dreno do segundo transistor. Na opção com transistores isolados com porta paralela (Figura 29(b)) os transistores são definidos com as portas em paralelo, isolados entre si pelo óxido de campo e, conectados eletricamente na camada de metal. O leiaute de transistores isolados com porta alinhada (Figura 29(c)) são similares ao leiaute de transistores isolados com porta paralela, porém, compartilham a porta, que disposta em linha, e são menos robustos que as opções anteriores pois uma partícula pode percorrer uma trajetória menor se atingido na direção específica. Por fim, no inversor com transistores isolados e intercalados com porta alinhada (Figura 29(d)) cujo leiaute faz com que se uma partícula atravessar dois transistores tipo N, passará por um transistor tipo P, o que torna este leiaute mais robusto que os anteriores.


Figura 29 - Opções de leiaute para os transistores empilhados




(a) Transistores com fonte e dreno comum



(b) Transistores isolados com porta paralela



(c) Transistores isolados com porta alinhada



(d) Inversor com intercalados e porta alinhada

Fonte: Autor “adaptado de” OLDIGES et al., 2010


O leiaute de menor área, foi utilizado em Warnock *et al* (WARNOCK et al., 2010) para mostrar a robustez de um circuito empilhado à partículas alfa e prótons em elementos de armazenamento síncronos, ou em inglês *clocked storage elements* (CSEs), fabricados com tecnologia SOI de 45 nm. Em outro estudo, Rodbell *et al.* (RODBELL et al., 2011) concluiu que os transistores SOI isolados com porta paralela apresentam-se mais robustos aos efeitos de evento único do que os conjuntos com fonte e dreno compartilhados e com porta alinhada.

A simulação dos dispositivos, realizada para confirmar os resultados apontados por Warnock e Rodbell, foi feita com os conjuntos usando duas opções de leiaute, com fonte e dreno compartilhados e com porta paralela, através do simulador Atlas da Silvaco (SILVACO DATA SYSTEMS INC., 2008) e os contatos de porta e fonte foram polarizadas com tensão zero ( $V_{GS} = 0 \text{ V}$ ) e o contato de dreno foi polarizado com 1 V ( $V_{DS} = 1,0 \text{ V}$ ). Foi, também, definido o valor da transferência linear de energia para a partícula incidente (LET) em  $10 \text{ MeV.cm}^2/\text{mg}$  (ZAJIC, 1999) considerando que o simulador

define que o LET de  $1,0 \text{ MeV}\cdot\text{cm}^2/\text{mg}$  equivale a deposição de carga de  $0,01 \text{ pC}$  (SILVACO DATA SYSTEMS INC., 2008) e, por fim, o raio do volume afetado de  $50 \text{ nm}$  (MUSSEAU, 1996).

A Figura 30 mostra a variação do leiaute dos transistores empilhados utilizados, sendo que no primeiro, mostrado na Figura 30(a), a região de fonte do segundo transistor sobrepõe a região de dreno do primeiro. No segundo, não existe a sobreposição, ou seja, os transistores estão completamente isolados entre si por um espaçador de óxido de silício e a ligação entre eles é feita pelo metal do contato de dreno do primeiro transistor com o contato de fonte do segundo transistor (Figura 30 (b)). Os dispositivos simulados possuem as seguintes características: espessura do filme de silício ( $t_{\text{Si}}$ ) de  $10 \text{ nm}$ , comprimento de canal ( $L$ ) de  $250 \text{ nm}$ , largura de canal ( $W$ ) de  $100 \text{ nm}$ , espessura de óxido de porta ( $t_{\text{OX}}$ ) de  $1 \text{ nm}$ , espessura do óxido enterrado de ( $t_{\text{BOX}}$ ) de  $100 \text{ nm}$ , dopagem do substrato tipo p ( $N_{\text{A}}$ ) de  $5 \times 10^{16} \text{ cm}^{-3}$ , dopagem da região de fonte e dreno de tipo n ( $N_{\text{D}}$ ) de  $10^{20} \text{ cm}^{-3}$ .

Figura 30 -Representação dos leiautes simulados



(a) Fonte e Dreno comuns


(b) Transistores separados

Fonte: Autor

A Figura 31 mostra a corrente de dreno em função do tempo com a partícula incidente nos dois canais para os dois leiautes. A Figura 31(a) mostra o resultado para o leiaute de fonte e dreno compartilhados e a Figura 31(b) mostra o resultado para o leiaute de transistores isolados. Observa-se que o valor de corrente para o leiaute de fonte e dreno compartilhados é muito próximo do valor da corrente do dreno 1 para o leiaute de transistores isolados, porém a corrente do dreno 2 é menor quando a partícula incide na porta 1. Isto indica que a separação dos dispositivos pelo óxido de isolamento é eficaz para proteger os circuitos remanescentes

dos efeitos de evento único, enquanto que o leiaute de fonte e dreno compartilhados não fornece independência suficiente aos dispositivos em relação às consequências do SEE.

Figura 31- Corrente de dreno em função do tempo para os leiautes




(a) fonte e dreno compartilhados

(b) transistores isolados

Fonte: Autor

A Figura 32 mostra a concentração de elétrons ao longo da região ativa para vários instantes de tempo simulados com a partícula incidente nas portas 1 e 2. A Figura 32(a) mostra o resultado para o leiaute de fonte e dreno compartilhados (SS/D) e a Figura 32(b) para o leiaute de transistores isolados. Nota-se que para o leiaute SS/D a concentração de elétrons na porta 1 permanece acima da concentração ( $N_A$ ) na maior parte do tempo, que indica o estado ligado neste transistor. Inclusive, devido à interação entre os dois transistores neste leiaute, a concentração de elétrons na porta 2 também ultrapassa  $N_A$  indicando que o transistor 2 foi ligado com a incidência no transistor 1. A concentração de elétrons na Figura 5(b) mostra um comportamento diferente para o leiaute de transistores isolados, pois a concentração de portadores no transistor 2 não foi alterada pela incidência da partícula no transistor 1. Esses resultados confirmam que o leiaute com transistores isolados é mais robusto ao SEE do que o leiaute SS/D.

Figura 32 - Concentração de elétrons na região ativa após a incidência da partícula




(a) Fonte e Dreno Comum

(b) Transistores Isolados

Fonte: Autor

O comportamento apresentado na concentração de elétrons pode ser confirmado pelo potencial para os dois leiautes analisados, como mostra a Figura 33.

Figura 33 - Potencial na região ativa após a incidência da partícula



(a) Fonte e Dreno Comum

(b) Transistores Isolados

Fonte: Autor


### 3.3.2 Comparação entre Transistores Individuais e Conjuntos Empilhados

Foi realizado o estudo da configuração mais robusta aos efeitos de evento único em dispositivos SOI ultra escalados de acordo com os requisitos do ITRS (INTERNATIONAL ROADMAP FOR SEMICONDUCTORS, 2012) através da simulação da configuração de transistores empilhados e isolados (Figura 30 b). Os dispositivos simulados nesta etapa

possuem as seguintes características: Espessura do filme de silício ( $t_{Si}$ ) de 10 nm, comprimento de canal ( $L$ ) de 125 nm, largura de canal ( $W$ ) de 100 nm, espessura de óxido de porta ( $t_{OX}$ ) de 1 nm, espessura do óxido enterrado ( $t_{BOX}$ ) de 30 nm, distância entre os transistores ( $d$ ) de 25 nm, dopagem do substrato tipo p ( $N_A$ ) de  $10^{17} \text{ cm}^{-3}$ , dopagem da região de fonte e dreno de tipo n ( $N_D$ ) de  $10^{20} \text{ cm}^{-3}$ . Devido à espessura do filme de silício ( $t_{Si} = 10 \text{ nm}$ ) os efeitos de confinamento quântico foram considerados nas simulações.

A Figura 34 mostra a corrente de dreno e a carga total gerada pela partícula em função do tempo para os leiautes de transistor individual e para o dispositivo empilhado com a mesma área de porta onde pode ser visto que a configuração de transistores empilhados apresenta o valor máximo de corrente gerada 13 vezes menor que a configuração de transistor individual. Inclusive, a carga total gerada, que é proporcional à área do gráfico sob a curva de corrente, também é significativamente menor. A quantidade de carga gerada pelo SEE foi calculada pela integração da corrente de dreno no tempo e o valor da carga total é cerca de  $2,8 \times 10^{-15} \text{ C}$  para o transistor individual e cerca de  $6,0 \times 10^{-18} \text{ C}$  para o dispositivo empilhado e o valor da corrente de pico deve ser analisada com foco nas consequências do comportamento no circuito.

Figura 34 - Corrente de dreno e carga total em função do tempo




Fonte: Autor

A concentração de elétrons ao longo dos dispositivos empilhados em vários instantes após a incidência da partícula no segundo canal é mostrada na Figura 35, onde é observado que o estado do primeiro transistor não foi alterado pela incidência no segundo transistor

apesar da concentração de elétrons ter ultrapassado o nível da inversão, marcado na Figura 35 pela linha pontilhada ( $N_A$ ).


Figura 35 - Concentração de elétrons ao longo da região ativa do dispositivo empilhado após a incidência da partícula no segundo canal



Fonte: Autor

A distribuição do potencial ao longo do dispositivo empilhado (Figura 36) mostra que no transistor 1 permanece praticamente inalterada quando a partícula atinge o canal do transistor 2. Esses resultados mostram que o leiaute de dispositivos empilhados é mais robusto que o dispositivo individual, em relação aos efeitos de evento único, pois mantém o seu estado lógico sob as condições avaliadas.

Figura 36 - Distribuição do potencial ao longo da região ativa do dispositivo empilhado após a incidência da partícula no segundo canal



Fonte: Autor


### 3.3.3 Análise da Configuração Mais Robusta

Os transistores empilhados foram considerados, em função do estudo de confiabilidade, como independentes, apesar de serem eletricamente conectados e, por isso, dependentes. Quando uma partícula incide em um transistor o outro transistor não sofre, diretamente, os efeitos desse evento. Foi realizada a comparação entre os efeitos de evento único entre o transistor SOI individual e os leiautes de transistores SOI empilhados separados com o objetivo de avaliar e quantificar o grau de independência desses leiautes. Para isso foi utilizado um conjunto de transistores com as mesmas características elétricas, mais especificamente a mesma área de porta equivalente e a mesma relação de  $W/L$ , apesar de ser conhecido que a área total ocupada pelo transistor empilhado é maior que o dispositivo individual. A mesma área de porta foi utilizada para fornecer uma comparação adequada entre as simulações, onde pelo evento gerado pela incidência de uma única partícula foram observadas a concentração de elétrons e a corrente de dreno ao longo do tempo.

### 3.3.4 Análise da Aplicação do Conjunto Empilhado no Circuito

A quantidade de carga gerada como consequência de um evento único mostrada anteriormente é obtida pela integração da corrente de dreno no tempo. A carga total é cerca de  $2,8 \times 10^{-15}$  C para o transistor individual e,  $6,0 \times 10^{-18}$  C para o conjunto empilhado. A relevância do valor da corrente precisa ser analisada sob o foco das consequências para o comportamento do circuito. A Figura 37 mostra um circuito lógico de um inversor com a saída do circuito conectada à entrada de um circuito similar. Os transistores  $T_1$  e  $T_2$  representam o conjunto empilhado pMOSFET,  $T_3$  e  $T_4$  representam a conjunto nMOSFET. A versão do circuito com transistores individuais possui um único transistor pMOS ao invés do par  $T_1$  e  $T_2$ , e um único transistor nMOS ao invés de  $T_3$  e  $T_4$ . O capacitor  $C_L$  representa a capacitância de porta da entrada do circuito seguinte, cerca 0,43 fF, para a polarização de 1,2 V e com as características dos dispositivos utilizados. A área total de porta foi preservada em todas as comparações, para os transistores individuais e para os conjuntos empilhados, portanto, para os conjuntos empilhados cada transistor possui somente metade da área de porta de um transistor individual. O parâmetro  $C_{DS}$  representa a capacitância entre dreno e fonte, que é cerca de 6 aF para este dispositivo. O valor de  $C_{DS}$  é o mesmo para todos os dispositivos, pois depende da largura do canal e da espessura da camada ativa de silício na região do canal, que são as mesmas para todos os casos. Quando uma partícula atinge um dos transistores nMOS, por exemplo  $T_4$ , a corrente,  $I_{T2}$ , será estabelecida através da capacitância entre dreno e fonte do transistor  $T_3$  ( $C_{DS3}$ ) e do canal do transistor  $T_4$ , que é invertido temporariamente pela incidência da partícula. A corrente de polarização  $I_{T1}$  é desprezível, se comparada à corrente  $I_{T2}$ , no intervalo de tempo considerado. Como a capacitância  $C_{DS3}$  é muito menor que a capacitância da carga  $C_L$ , a queda de tensão na saída do inversor (sobre  $C_L$ ) será insignificante e não mudará o seu valor lógico.

Figura 37 - Circuito inversor feito com conjuntos empilhados



Fonte: Autor

Para o circuito utilizando o transistor individual, por outro lado, não há divisão da capacitância e a carga do capacitor  $C_L$  pode ser totalmente drenada através do canal do transistor atingido, invertendo temporariamente o estado lógico da saída do circuito. De modo geral, um circuito com transistores empilhados pode ser considerado imune aos efeitos de evento único se a relação  $C_{DS}/C_L$  for suficientemente pequena, de modo a manter a carga na capacitância  $C_L$  mesmo quando um dos transistores entrar temporariamente em curto circuito. Para as tecnologias atuais a relação  $C_{DS}/C_L$  será mantida sempre em valores muito baixos exceto para transistores com a razão da largura pelo comprimento de canal ( $W/L$ ) excepcionalmente elevada. Esta premissa é utilizada no modelo de confiabilidade para dispositivos empilhados. A Tabela 4 mostra os valores da capacitância dos transistores utilizados, extraídos por simulação, onde nota-se que, no pior caso a relação  $C_{DS}/C_L$  é de 1/1027.

Tabela 4 - Valores da capacitância dos transistores utilizados

L (nm)	W (nm)	$C_{DS}$ (pF)	$C_L$ (pF)	$C_{DS}/C_L$
50	20	$2.98 \times 10^{-8}$	$3.06 \times 10^{-5}$	1/1027
250	100	$1.35 \times 10^{-7}$	$7.53 \times 10^{-4}$	1/5578

Fonte: Autor

### 3.4 PROPOSIÇÃO DE UM MODELO DE CONFIABILIDADE PARA DISPOSITIVOS EMPILHADOS

O resultado esperado para o modelo com as melhorias propostas é a probabilidade de sucesso de um sistema complexo em uma missão definida, considerando falhas consequentes de efeitos de evento único (SEE). A missão é definida por sua duração e por seu ambiente e considerando-se sistemas com complexidade da ordem de  $10^5$  a  $10^6$  dispositivos, que é a quantidade total de dispositivos para as funções essenciais para a operação aceitável de um sistema e, também, são valores razoáveis para um microcontrolador de baixa potência.

Foi escolhido, inicialmente, o ambiente de um voo comercial a 11.000 m de altitude em função de sua aplicabilidade pois, por volta desta altitude é concentrada a maioria dos voos comerciais. Nesta altitude, não existe radiação cósmica direta relevante e a contagem de partículas por área e por intervalo de tempo foi extensamente caracterizada pela Boeing e por alguns voos de Concorde, chamados de experimentos CREAM, acrônimo de *Cosmic Radiation Environment and Activation Monitor*, ou em português, ambiente de radiação cósmica e monitor de ativação e, CREDO, *Cosmic Radiation Environment and Dosimetry*, ou em português, experimento do ambiente de radiação cósmica e dosimetria (NORMAND, 1996) (DYER et al., 1992). A partir desses dados experimentais foram adotados os seguintes parâmetros: distribuição de tempo exponencial com taxa constante de 840 eventos/h.cm<sup>2</sup> para o voo comercial a 11.000 m; mesma área total de porta para o transistor único e para o conjunto empilhado com valor de  $2,5 \times 10^{-10}$  cm<sup>2</sup>, o que implica em uma taxa de evento único (SER) de  $2,1 \times 10^{-7}$  eventos/h e, ainda, foi considerado o ângulo de incidência da radiação como uma variável aleatória com distribuição uniforme.

Adicionalmente, foram adotados dois outros ambientes para análise, um balão atmosférico a 27.500 m (BUERKLE et al., 2012) e o satélite UoSat-3 (DYER et al., 1993), cujas respectivas taxas de eventos são de 4.200 e  $2,4 \times 10^6$  eventos/h.cm<sup>2</sup>.

Quando o circuito feito com transistores de uma única porta é atingido por uma partícula, o transistor que não está ativo se tornará ativo pelo SEE e causará uma mudança no estado lógico do circuito de saída. Ao considerar a distribuição exponencial, a probabilidade de sucesso da missão ( $R$ ) será dada pela equação (8).

$$R_{SEE, single} = e^{-SER \cdot T \cdot N} \quad (8)$$

onde  $R_{SEE, single}$  é a probabilidade de sucesso da missão para o circuito com transistores individuais,  $SER$  é a taxa de falhas,  $T$  é a duração da missão em horas e  $N$  é a quantidade de dispositivos existentes no sistema.


O tempo médio para falha (MTTF) é dado pela equação (9):

$$MTTF_{SEE, single} = \frac{1}{SER \cdot N} \quad (9)$$

O circuito com transistores empilhados possui comportamento bastante diferente e necessita de um modelo, também simples, porém, melhor elaborado. Dessa forma, como os comprimentos de canal dos transistores empilhados são metade do comprimento do transistor único, com o objetivo de manter as características elétricas para a associação em série e, por isso, a taxa de falhas (SER) para cada um dos transistores empilhados é a metade da taxa dos transistores individuais, ou seja, de  $1,05 \times 10^{-7}$  eventos/h.

Como mostrado, o circuito com transistores empilhados não altera sua saída lógica quando um dos transistores é atingido pela partícula ionizante apesar do transistor conduzir. Se uma segunda partícula atingir o outro transistor da pilha antes do primeiro ter se recuperado e retornado à sua condição inicial, então a saída poderá ter seu valor lógico invertido. Um modelo estocástico de Markov (PUKITE; PUKITE, 1998) é proposto para reproduzir a natureza sequencial do comportamento do circuito de transistores empilhados, onde esse diagrama de estados, com três estados, é mostrado na Figura 38, onde o Estado 0 ocorre quando ambos os transistores operam normalmente e estão na condição desligado, o Estado 1 define a condição onde somente um dos dois transistores foi atingido por uma partícula que alterou para o estado ligado e, o Estado 2 ocorre quando ambos os transistores da pilha estão simultaneamente sob o efeito de partículas ionizantes. A taxa de transição do Estado 0 para o Estado 1,  $\lambda_1$ , é definida pela probabilidade de incidência de uma partícula em um dos dois transistores do conjunto, que pode recuperar-se após a incidência ( $\mu$ ). A taxa  $\lambda_2$  define a transição do Estado 1 para o Estado 2, quando uma partícula atinge o conjunto já atingido. A transição do Estado 0 para o Estado 2 ocorre quando os dois transistores do conjunto são atingidos simultaneamente ( $\lambda_3$ ).

Figura 38 - Diagrama de estados para o modelo de Markov proposto



Fonte: Autor

Os estados 0 e 1 mantêm a saída do circuito no nível lógico correto, enquanto o Estado 2 implica em uma mudança na saída para o valor lógico incorreto. A taxa de transição  $\lambda_1$  é definida pelo fluxo de partículas multiplicado pela soma das áreas de porta dos dois transistores do conjunto empilhado,  $\lambda_2$  corresponde ao fluxo de partículas multiplicado pela área de porta de um transistor e,  $\lambda_3$  corresponde ao fluxo de partículas multiplicado pelo ângulo sólido no qual a incidência da partícula atravessa os dois dispositivos. A taxa de recuperação de um transistor,  $\mu$ , está relacionada ao tempo que o transistor leva para retornar à sua distribuição de cargas inicial após ser atingido pela partícula que, por consequência, depende do ângulo de incidência da partícula e da distância percorrida por essa partícula no substrato de silício. O tempo de permanência da partícula no substrato é, como visto anteriormente, dependente do ângulo de incidência e, estes parâmetros foram definidos como variáveis aleatórias e, por isso, representadas por taxas constantes. Portanto, a taxa de recuperação  $\mu$  pode ser calculada como o inverso do tempo de recuperação ( $1/T$ ), onde é considerado o tempo médio de recuperação. O cálculo do tempo médio de recuperação é muito difícil de ser estimado, mesmo através de simulação e, por isso, são levados em consideração dois cenários distintos para o estudo de caso, um pessimista e um otimista, com o objetivo de proporcionar valores de probabilidade de ocupação de estados razoáveis. Na hipótese otimista o tempo de recuperação foi definido como 0,5 ns, que está acima dos valores obtidos nas simulações dos dispositivos. No cenário pessimista, a taxa de recuperação foi definida como zero, o que significa que não há recuperação após transistor ser atingido.

A probabilidade de ocupação do estado  $i$  em um tempo  $t$  é dada por  $P_i(t)$  e a confiabilidade do circuito ( $R$ ), em função da radiação ionizante é dada pela equação (10).

$$R_{SEE,stacked} = P_0(t) + P_1(t) \quad (10)$$

O valor de  $P_i(t)$  pode ser obtido solucionando-se o sistema de equações diferenciais dado pela equação (11).

$$\dot{P} = A \cdot P \quad (11)$$

Onde  $P(t)$  pode ser representado pelo vetor de três posições definido pela equação (12).

$$P(t) = \begin{bmatrix} P_0(t) \\ P_1(t) \\ P_2(t) \end{bmatrix} \quad (12)$$

E pela equação (13).

$$A = \begin{bmatrix} -(\lambda_1 + \lambda_3) & \mu & 0 \\ \lambda_1 & -(\mu + \lambda_2) & 0 \\ \lambda_3 & \lambda_2 & 0 \end{bmatrix} \quad (13)$$

### 3.5 APLICAÇÃO DO MODELO DE CONFIABILIDADE



O cálculo do modelo de confiabilidade foi realizado considerando-se três taxas de ocorrência de evento único (SER), 840, 4200 e  $2,4 \times 10^6$  que correspondem respectivamente aos ambientes de voo comercial a 11.000 m de altitude (NORMAND, 1996), de um balão atmosférico a 27.500m (BUERKLE et al., 2012) e do satélite UoSat-3 (DYER et al., 1993), para três configurações de leiaute diferentes, circuito de transistor único, circuito de transistores empilhados com abordagem pessimista e circuito de transistores empilhados com abordagem otimista. A Figura 39 mostra o resultado para a confiabilidade, calculado

numericamente pelo programa Mathcad (PTC INC., 2007) utilizando o algoritmo de Radau para sistemas rígidos (HAIRER; WANNER, 1999), para duas condições diferentes. A primeira, mostrada na Figura 39 a), considera a quantidade de cem mil ( $10^5$ ) elementos essenciais no sistema e a segunda (Figura 39 (b)) considera a quantidade de um milhão ( $10^6$ ) de elementos essenciais.

Considerando a quantidade de cem mil dispositivos ( $10^5$ ), o transistor individual apresentou a probabilidade de manutenção do estado lógico zero, desde o início do tempo da missão, para o ambiente de operação de satélite. Nesta mesma condição, o conjunto de transistores empilhados apresentou a probabilidade de manutenção de 80% em cerca de oito horas no cenário pessimista e em cerca de 32 horas de missão no cenário otimista. Para o ambiente de voo comercial, a probabilidade de manutenção do estado lógico de 80% foi alcançada, para o transistor individual, conjunto empilhado no cenário otimista e cenário pessimista, respectivamente, foram de 50, 50.000 e 80.000 horas de tempo de missão.

Aumentando-se a quantidade de dispositivos para um milhão ( $10^6$ ), o tempo de missão sem falhas foi menores para todos os dispositivos e cenários. Considerando o ambiente de voo comercial, o transistor individual apresentou a probabilidade de manutenção de 80% em cerca de cinco horas, o conjunto de transistores empilhados, no cenário pessimista, em 7.900 horas de missão e 10.000 horas no cenário otimista.

Figura 39 - Confiabilidade em função do tempo para várias configurações de leiaute

(a) 10<sup>5</sup> dispositivos essenciais por sistema(b) 10<sup>6</sup> dispositivos essenciais por sistema

Fonte: Autor


#### 4 ANÁLISE DE DISPOSITIVOS SOB EFEITO DE UM CAMPO MAGNÉTICO UNIFORME

A maior parte das vantagens do alto desempenho dos FinFETs sobre os dispositivos planares é devida à sua geometria tridimensional, que fornece um excelente acoplamento eletrostático entre as cargas da porta e do canal. Além dessas propriedades de alto desempenho, a geometria dos dispositivos FinFET apresenta algumas outras particularidades que ainda não foram exploradas na mesma proporção que as características de desempenho. Neste trabalho é analisada a utilização dos dispositivos FinFET como sensores magnéticos sem alterações em seu processo de fabricação, com o objetivo de permitir a integração desses sensores na lógica padrão e, proposto pela primeira vez, o dispositivo com porta em formato de L (L-Gate) para aumentar a sensibilidade do dispositivo aos campos magnéticos laterais. Vale a pena notar que as tecnologias usadas nos dispositivos planares possuem sensibilidade muito baixa para os campos magnéticos aplicados paralelamente ao plano da porta do transistor, o que dificulta a construção de sensores magnéticos tridimensionais utilizando a tecnologia de fabricação padrão.

Até o momento, os sensores de campo magnético integrados, construídos com tecnologias de circuitos integrados padrão, melhor explorados são os dispositivos de efeito Hall e os MOSFETs de dreno dividido, também conhecido como MAGFETs (JOVANOVIC; PANTIC; PANTIC, 2003; LENZ, 1990; MAREK et al., 2008). Nesses dispositivos, a força de Lorentz altera o caminho médio da corrente elétrica, modulando as tensões e correntes elétricas nos contatos do dispositivo. O efeito do campo magnético em um transistor MOS depende da direção da força de Lorentz, que pode causar os seguintes efeitos: Efeito (A) – O componente do campo magnético que é ortogonal ao plano do canal gera uma força Lorentz paralela ao plano do canal e perpendicular à direção da corrente elétrica, que faz com que a densidade de corrente seja assimétrica no plano do canal. Essa assimetria pode ser percebida facilmente pelo posicionamento estratégico dos contatos de fonte e dreno, e; Efeito (B) – O componente do campo magnético que é paralelo à superfície do canal e perpendicular à direção da corrente elétrica força os portadores mais para dentro do substrato ou força os portadores contra a interface com o dielétrico. A consequência dessa força é uma variação da mobilidade  $e$ , consequentemente, uma modulação da corrente elétrica. Embora as simulações dos dispositivos neste trabalho considerem outros efeitos magnéticos sobre os semicondutores, como a magnetorresistência, esses efeitos têm um papel secundário nos pares

diferenciais com incidência do campo magnético em sentidos opostos, como mostra a Figura 40, pois os efeitos de modo comum são cancelados.

Figura 40 - Sensor magnético diferencial baseado em FinFET



Fonte: Autor


#### 4.1 ANÁLISE DOS EFEITOS DO CAMPO MAGNÉTICO EM FINFETS

A influência do campo magnético em FinFETs é abordada neste trabalho para duas direções relevantes, denominadas como x e y, de acordo com a Figura 40. As simulações foram realizadas com o simulador tridimensional de dispositivos Magnetic 3D/Atlas (SILVACO DATA SYSTEMS INC., 2008). Os dispositivos simulados possuem comprimentos de canal ( $L$ ) de 150, 250 e 350 nm, largura da aleta ( $W_{FIN}$ ) de 30, 40 e 50 nm, Comprimento do contato de siliceto ( $L_S$ ) de 50 nm, altura da aleta ( $H_{FIN}$ ) de 100 nm, espessura de óxido equivalente de 1.5 nm, espessura do óxido de topo, em inglês “*top hard mask*”, de 40 nm, espessura do óxido enterrado de 120 nm, concentração de dopantes do canal tipo p de  $10^{15} \text{ cm}^{-3}$ , concentração de dopantes de fonte, dreno e extensões tipo n ( $N_{DEXT}$ ) de  $10^{20} \text{ cm}^{-3}$ , espessura do siliceto de 25 nm, comprimento das extensões de fonte e dreno ( $L_{EXT}$ ) de 50 nm, resistividade de contato de  $1 \times 10^{-8} \text{ Ohms/cm}^2$ .

A simulação dos dispositivos FinFET de várias dimensões e em diversos regimes de operação foi realizado com o objetivo de verificar a tendência da variação da corrente sob o efeito de um campo magnético uniforme. Os dispositivos simulados, mostrados na Figura 41, foram polarizados com tensão de fonte e dreno de 50 mV e 0,6 V para operar em triodo e saturação respectivamente e, foram aplicadas tensões de porta que variaram de 0 a 1,2 V.

O campo magnético ( $B$ ) foi aplicado em duas direções relevantes ( $x$  e  $y$ ) considerando valores que variaram de 0 a 1,0 T. A direção  $z$  não foi considerada pois não afeta significativamente o resultado na corrente de fonte e dreno, conforme descrito no capítulo 2.3.

Figura 41 - FinFET representado no espaço cartesiano




Fonte: Autor


Os resultados para os transistores operando em triodo, mostrados na Figura 42, apontam que os valores de corrente podem ser ampliados ou diminuídos em função do sentido do campo magnético aplicado na direção  $x$  que, nesse caso, atua empurrando os portadores de corrente para a porta superior ou afastando-os da porta superior. Esse efeito é acentuado pela localização dos contatos, posicionados na parte superior das extremidades do transistor.

É possível, também, notar que os valores de corrente são maiores para os menores comprimentos e maiores larguras de canal devido à resistência nas regiões do canal e das extensões de fonte e dreno. Porém, o efeito da variação de corrente em função do campo magnético é acentuado para os maiores comprimentos de canal. A Figura 42 mostra os valores de corrente de dreno para os transistores com comprimento de 150 nm, onde nota-se que o transistor com menor largura possui menor corrente e também a menor variação.

Figura 42 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$



(a)  $L = 150 \text{ nm}$ ,  $W = 30 \text{ nm}$




(b)  $L = 150 \text{ nm}$ ,  $W = 40 \text{ nm}$


Fonte: Autor

Na comparação entre comprimentos de canal diferentes (Figura 43) nota-se que a corrente de dreno alcança o valor máximo muito próximo para os dois comprimentos de canal, porém o valor mínimo é cerca de 15% mais baixo para o transistor com comprimento maior, devido à resistência do canal que aumenta com o comprimento. Nota-se, em princípio, que para o dispositivo operando sem campo magnético aplicado ( $B = 0 \text{ T}$ ) a corrente é menor para os transistores com comprimento de canal maior ( $L$ ) e largura menor ( $W$ ) e este comportamento já é, de fato, esperado.

Figura 43 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$



(a)  $L = 250 \text{ nm}$ ,  $W = 30 \text{ nm}$




(b)  $L = 350 \text{ nm}$ ,  $W = 30 \text{ nm}$

Fonte: Autor

Para os dispositivos operando em saturação (Figura 44), é observado que o comportamento é similar ao comportamento da operação em trípode mas, com a sensibilidade

em relação ao campo magnético aplicado reduzida, pois a velocidade dos portadores de corrente não é proporcional à componente do campo elétrico na direção longitudinal (direção  $z$ ) devido à degradação da mobilidade dos portadores  $e$ , também, porque a força de Lorentz não cresce na mesma proporção da força gerada pelo campo elétrico longitudinal.

Figura 44 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




(a)  $L = 150 \text{ nm}$ ,  $W = 30 \text{ nm}$

(b)  $L = 150 \text{ nm}$ ,  $W = 40 \text{ nm}$

Fonte: Autor

Para os transistores operando em saturação mostrados na Figura 45, onde a variação do comprimento do canal indica a corrente menor para o transistor maior, nota-se que a corrente de dreno também alcança o valor máximo muito próximo para os dois comprimentos de canal, porém o valor mínimo é cerca de 13% mais baixo para o transistor com comprimento maior, em função da aplicação do campo magnético.

Figura 45 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




(a)  $L = 250 \text{ nm}$ ,  $W = 30 \text{ nm}$

(b)  $L = 350 \text{ nm}$ ,  $W = 30 \text{ nm}$

Fonte: Autor

A Figura 46 mostra que o comportamento difere do comportamento com o campo magnético aplicado na direção  $x$  pois, há a situação de simetria onde o sentido do campo magnético não influencia o valor da modulação da corrente, somente a sua intensidade. Esse efeito é devido ao posicionamento simétrico das portas laterais do transistor onde o campo magnético aplicado no sentido positivo ou negativo da direção  $y$  força os portadores para uma ou outra porta lateral. A tendência percebida para o campo magnético aplicado na direção  $x$  é mantida para o campo aplicado na direção  $y$ , ou seja, o dispositivo com maior largura de canal atinge o maior valor de corrente de dreno.

Figura 46 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$



(a)  $L = 150 \text{ nm}$ ,  $W = 30 \text{ nm}$


(b)  $L = 150 \text{ nm}$ ,  $W = 40 \text{ nm}$

Fonte: Autor

Na comparação entre comprimentos de canal diferentes para o campo magnético aplicado na direção  $y$  (Figura 47) nota-se que a corrente de dreno também alcança o valor

máximo muito próximo para os dois comprimentos de canal, porém o valor mínimo, que corresponde ao valor da corrente sem a aplicação do campo magnético, é cerca de 11% mais baixo para o transistor com comprimento maior, devido ao aumento do comprimento do canal.

Figura 47 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$




(a)  $L = 250$  nm,  $W = 30$  nm

(b)  $L = 350$  nm,  $W = 30$  nm

Fonte: Autor

O comportamento definido para os transistores sob o campo magnético na direção  $y$  operando em triodo é, também nesse caso, repetido para os dispositivos operando em saturação (Figura 48). Da mesma forma nota-se a menor sensibilidade do dispositivo à aplicação do campo magnético.

Figura 48 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$




(a)  $L = 150$  nm,  $W = 30$  nm

(b)  $L = 150$  nm,  $W = 40$  nm

Fonte: Autor

A variação do comprimento do canal dos transistores não alterou a tendência mostrada para o transistor operando em regime de triodo, como mostra a Figura 49, onde nota-se que a o maior comprimento permitiu a maior variação do nível de corrente mantendo-se a simetria para os campos magnéticos aplicados em sentidos opostos.

Figura 49 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$



(a)  $L = 250\text{ nm}$ ,  $W = 30\text{ nm}$


(b)  $L = 350\text{ nm}$ ,  $W = 30\text{ nm}$

Fonte: Autor

A escolha do regime de operação depende dos objetivos de projeto da aplicação. Em muitos casos, pode ser aceitável a opção de priorizar a sensibilidade mesmo com alguma perda no nível de corrente elétrica. A topologia diferencial pode também aumentar a sensibilidade, que mostra a relação entre a diferença de corrente e a corrente de polarização é maior que 31% mesmo para os dispositivos polarizados em regime de saturação.

A Figura 50 mostra a diferença de corrente normalizada pela corrente de dreno para  $B = 0\text{ T}$  em função da tensão de porta, para os regimes de operação triodo e saturação nos transistores com largura de  $40\text{ nm}$ . O patamar observado na figura ocorre para o intervalo da tensão de porta que coincide com a inclinação ascendente da transcondutância. Nota-se que a sensibilidade ao componente do campo magnético aplicado na direção  $x$  varia em maior proporção que a sensibilidade ao campo na direção  $y$ , por causa da sua geometria simétrica.

Figura 50 – Corrente diferencial normalizada pela corrente de dreno




Fonte: Autor

#### 4.1.1 A análise da Distribuição da Densidade de Corrente em FinFETs

A análise da distribuição da densidade de corrente mostra que o campo magnético afeta a simetria na distribuição da corrente. A Figura 51 mostra o corte transversal da densidade total de corrente no plano  $Z = 0$  para o transistor com largura de 30 nm sem campo magnético (Figura 51 a) ) e com campo magnético de 1,0 T na direção  $y$  (Figura 51 b) ) onde é observada a diminuição no espalhamento da densidade de corrente em função do campo aplicado, devido ao aumento da velocidade de deriva dos portadores.


Figura 51 - Corte transversal da densidade total de corrente no plano  $Z = 0$



Fonte: Autor

A Figura 52 mostra o corte transversal da densidade total de corrente na região da fonte do transistor (plano  $Z = 100 \text{ nm}$ ) sem campo magnético (Figura 52 a), com campo magnético de  $1,0 \text{ T}$  na direção  $y$  (Figura 52 b), com campo magnético de  $-1,0 \text{ T}$  na direção  $y$  (Figura 52 c) onde nota-se o aumento da densidade de corrente em função do sentido do campo aplicado, ou seja, para o campo magnético aplicado no mesmo sentido do eixo de referência, a densidade total de corrente é maior e quando é aplicado no sentido oposto a densidade total de corrente é menor.

Figura 52 - Corte transversal da densidade total de corrente no plano  $Z = 100 \text{ nm}$




Fonte: Autor

Na região de dreno do transistor (Figura 53) a distribuição da densidade de corrente apresenta um comportamento simétrico, ou seja, para o campo magnético aplicado no mesmo

sentido do eixo de referência, a densidade total de corrente é menor e quando é aplicado no sentido oposto a densidade total de corrente é maior.


Figura 53 - Corte transversal da densidade total de corrente no plano  $Z = -100 \text{ nm}$



Fonte: Autor

Quando são aplicados campos magnéticos em sentidos opostos a distribuição de corrente mostrou distribuição simétrica. Para o campo magnético aplicado no sentido do eixo de referência a maior densidade de corrente foi deslocada para a região da fonte enquanto que para o campo magnético aplicado no sentido oposto ao da referência o deslocamento ocorre para a região do dreno (Figura 54).

Figura 54 - Corte longitudinal da densidade total de corrente centro do dispositivo ( $X = 0$ )



Fonte: Autor


## 4.2 TRANSISTOR COM FORMATO DE PORTA EM L

A maioria dos sensores Hall fabricados na tecnologia CMOS baseiam-se nos dispositivos de efeito Hall e, devido ao processo de fabricação, são sensíveis a campos magnéticos perpendiculares ao plano da superfície. Os dispositivos conhecidos como MAGFETs, ou *split-drain magnetic MOSFET* em inglês, são similares a um MOSFET, porém possuem dois drenos dispostos lado a lado. São capazes de quantificar a intensidade do componente perpendicular de um campo magnético pela diferença de corrente entre os dois drenos (RUBIO et al., 2000). Um dispositivo sensível ao campo magnético paralelo à superfície do chip, fabricado com tecnologia padrão foi proposto por Popovic (POPOVIĆ, 1984).

O dispositivo chamado de L-Gate (PERIN; GIACOMINI, 2012) foi proposto com o objetivo de melhorar a sensibilidade para o componente do campo magnético paralelo à superfície do chip, ou seja, perpendicular à porta lateral do FinFET (direção  $x$ ) e de evitar o comportamento simétrico para o efeito do campo aplicado na porta superior do transistor (direção  $y$ ). O dispositivo proposto é, basicamente um dispositivo FinFET com a porta em

forma de L (L-Gate), mostrado na Figura 55. O dispositivo é simplesmente um dispositivo FinFET sem uma das portas laterais.

Figura 55 - FinFET com porta em forma de L (L-Gate)




Fonte: Autor

Foram simulados dispositivos com as mesmas dimensões e características dos dispositivos FinFET analisados, ou seja, comprimento de canal ( $L$ ) de 150, 250 e 350 nm, largura da aleta ( $W_{FIN}$ ) de 30, 40 e 50 nm, comprimento do contato de siliceto ( $L_S$ ) de 50 nm, comprimento de extensão de fonte e dreno ( $L_{EXT}$ ) de 50 nm, altura da aleta ( $H_{FIN}$ ) de 100 nm, espessura de óxido equivalente de 1,5 nm, óxido espesso de 40 nm, espessura do óxido enterrado de 120 nm, canal tipo p com concentração de dopantes de  $10^{15} \text{ cm}^{-3}$ , dopagem da extensão de fonte e dreno ( $N_{DEXT}$ ) tipo n de  $10^{20} \text{ cm}^{-3}$ , espessura do contato de siliceto de 25 nm, resistividade de contato de  $1 \times 10^{-8} \text{ Ohms/cm}^2$ .

O dispositivo com porta em formato de L (L-Gate) apresentou maior sensibilidade ao campo magnético na direção  $x$  se comparado ao FinFET de mesmas dimensões, porém com valores de corrente menores em função da ausência de um plano de condução, o que faz com que o dispositivo tenha praticamente metade da área de porta.

A sensibilidade dos dispositivos, quando utilizados em regime tríodo, aumenta a medida que aumenta o comprimento e a largura de canal do dispositivo. A Figura 56 mostra os valores de corrente de dreno para os transistores L-Gate com comprimento de 150 nm, onde nota-se que o transistor com menor largura possui valores de corrente menores e também a menor variação da corrente em função do campo magnético.

Figura 56 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




(a) L = 150 nm, W = 30 nm

(b) L = 150 nm, W = 40 nm

Fonte: Autor

Os maiores valores de corrente foram alcançados pelos dispositivos com comprimentos menores e larguras de canal maiores, repetindo, também, a tendência apresentada pelos transistores FinFET, conforme mostra a Figura 57.

Figura 57 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




a)

b)

Fonte: Autor

Quando polarizado em saturação, ainda em relação ao campo magnético aplicado na direção  $x$ , o dispositivo L-Gate mostra comportamento similar ao apresentado quando opera em regime triodo, porém, com maiores valores de corrente e menor variação da corrente (Figura 58).

Figura 58 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




(a)  $L = 150 \text{ nm}$ ,  $W = 30 \text{ nm}$

(b)  $L = 150 \text{ nm}$ ,  $W = 40 \text{ nm}$

Fonte: Autor

Para os transistores L-Gate operando em saturação (Figura 59) nota-se que a corrente de dreno alcança valores máximos maiores para os comprimentos de canal maiores, inclusive para o campo magnético aplicado no sentido negativo ( $BX = -1,0 \text{ T}$ ) os valores de corrente são superiores para o transistor com comprimento maior.

Figura 59 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $x$




(a)  $L = 250 \text{ nm}$ ,  $W = 30 \text{ nm}$

(b)  $L = 350 \text{ nm}$ ,  $W = 30 \text{ nm}$


Fonte: Autor

Para os dispositivos submetidos ao campo magnético na direção  $y$ , os resultados apontaram aumento expressivo na variação da corrente, que está relacionada à sensibilidade do dispositivo ao campo magnético, para o sentido positivo (Figura 60) e, também, a diminuição significativa na corrente de dreno para os campos aplicados no sentido negativo, em função da menor área de condução.

Figura 60 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$



(a)  $L = 150 \text{ nm}$ ,  $W = 30 \text{ nm}$




(b)  $L = 150 \text{ nm}$ ,  $W = 40 \text{ nm}$


Fonte: Autor

A tendência de obter maiores níveis de corrente para os menores comprimentos e maiores larguras de canal foi mantida. Para os campos orientados no mesmo sentido do eixo de referência a sensibilidade foi ampliada e, para os campos orientados no sentido inverso, a corrente se aproxima de zero sob campos maiores que 0,2 T.

Figura 61 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$



(a)  $L = 250 \text{ nm}$ ,  $W = 30 \text{ nm}$




(b)  $L = 350 \text{ nm}$ ,  $W = 30 \text{ nm}$

Fonte: Autor

A sensibilidade para os dispositivos operando em saturação foi, também, bastante ampliada, tanto para os campos alinhados no mesmo sentido de eixo de referência como para o sentido oposto e para os campos de maior intensidade (0,5 T e 1,0 T) a corrente chegou a

aproximadamente dez por cento do seu valor máximo, com o campo no sentido oposto (Figura 62).

Figura 62 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$




(a)  $L = 150\text{ nm}$ ,  $W = 30\text{ nm}$

(b)  $L = 150\text{ nm}$ ,  $W = 40\text{ nm}$

Fonte: Autor

Os dispositivos com maior comprimento de canal tiveram níveis de corrente menores, considerando-se todas as intensidades de campo magnético aplicado na direção  $y$ , como mostra a Figura 63, principalmente nos sentidos negativos, onde os dispositivos possuem níveis de corrente significativamente mais baixo.

Figura 63 - Corrente de dreno em função da tensão de porta e do campo magnético na direção  $y$



(a)  $L = 250\text{ nm}$ ,  $W = 30\text{ nm}$


(b)  $L = 350\text{ nm}$ ,  $W = 30\text{ nm}$

Fonte: Autor

No dispositivo L-Gate não há simetria entre as portas, portanto o efeito pode ser detectado nos valores da corrente elétrica. A corrente diferencial normalizada pela corrente de

dreno sem campo magnético aplicado, em função da tensão de porta para ambas as direções do campo magnético é mostrada na Figura 64. Nota-se que enquanto o efeito (A), associado à sensibilidade em relação ao campo magnético aplicado na direção  $x$  é bastante linear, em relação ao efeito (B) mostrou-se não linear em todo o intervalo considerado. A sensibilidade ao campo magnético aplicado na direção  $y$  apresenta melhores resultados no intervalo de tensão próximo ao valor máximo da transcondutância do dispositivo. Os dispositivos com maior comprimento de canal apresentam as maiores variações, repetindo o comportamento dos dispositivos FinFET.

Figura 64 - Corrente diferencial normalizada pela corrente de dreno para  $B = 0 \text{ T}$



Fonte: Autor

### 4.3 CONFIGURAÇÃO EXPERIMENTAL PARA MEDIÇÃO DE DISPOSITIVOS MOS SOB CAMPOS MAGNÉTICOS

Os transistores MOS são dispositivos extremamente versáteis e são utilizados em muitas aplicações distintas, analógicas e digitais, nas mais variadas condições de trabalho. Os avanços na indústria de semicondutores e na tecnologia de fabricação habilitaram a diminuição do tamanho dos dispositivos e sensores e, também, a integração em um único chip (GUTIERREZ; DEEN; CLAEYS, 2001).

Uma dessas aplicações está relacionada aos sensores de efeito Hall, que permitem o mapeamento da distribuição espacial de um determinado campo magnético (DAN; IOAN, 2013). Esta técnica é também usada nos aceleradores de partículas, como por exemplo o Large Hadron Collider (LHC), que utiliza campos magnéticos muito altos, chegando a 8,4 T, para manipular o feixe de partículas (SIEGEL, 1997) e, para isso, requer monitoramento. Os equipamentos e circuitos também estão sujeitos à campos magnéticos muito altos, junto com os sensores (ARPAIA et al., 2006) e, por isso, devem ser avaliados quanto à susceptibilidade a campos magnéticos.

A distribuição dos campos ao redor do magneto pode ser, também, muito complexa, o que implica na necessidade de medições contínuas do campo magnéticos remanescentes ao redor do equipamento (HOTCHI; NODA; MACHIDA, 2007).

Uma outra aplicação, que utiliza sensores e circuitos integrados operando em ambientes extremos é dada aos sensores de radiação dos aceleradores de partículas, onde os sensores são submetidos à operação sob influência de campos magnéticos muito altos, normalmente com intensidade de cerca de 2,0 T (MANDIĆ et al., 2011).

Os dispositivos submetidos a tais condições de operação devem ser muito bem conhecidos, bem como o seu comportamento em operação nessas condições. A caracterização desses dispositivos deve começar com um dispositivo individual, sem encapsulamento. O encapsulamento pode alterar as respostas básicas do dispositivo, inserindo efeitos parasitas do das conexões do encapsulamento e dos circuitos adicionais de proteção contra surtos de corrente.

O ambiente hostil no qual esses dispositivos trabalham é muito difícil de ser reproduzido em um laboratório de caracterização, com o microprovador disposto em um ambiente restrito, em relação ao volume e energia disponíveis.


Neste capítulo é proposta uma solução completa de equipamento para teste e caracterização de dispositivos não encapsulados operando sob campo magnético. Esta solução

foi implementada, testada e, por fim, utilizada para realizar medições em dispositivos não-encapsulados. A utilização solução proposta na medição dos transistores individuais no microprovador permite a medição confiável de dispositivos com qualidade e repetibilidade.

Os transistores são tipicamente caracterizados em um microprovador equipado com um Analisador de Dispositivos Semicondutores, em inglês *Semiconductor Device Analyzer*, que consiste em uma base de suporte para o *chip* com um microscópio acoplado, suportes móveis e pontas de prova para a polarização e medição de circuitos integrados.

O microprovador Cascade Microtech REL 3600 utilizado neste trabalho, mostrado na Figura 65, foi projetado para obter resultados precisos de medições em um processo padrão para lâminas de silício (*wafers*), porém, não está preparado para trabalhar com o equipamento de campo magnético, nem com intensidade e variação de direção do campo. O microprovador dispõe de um microscópio binocular com câmera digital e iluminação própria, acoplado sobre uma mesa circular de aço inoxidável circundada pela base para a fixação magnética dos suportes para as pontas de prova. O equipamento está enclausurado por um armário de aço que pode ser completamente fechado.

Figura 65 - Microprovador Cascade Microtech REL 3600



Fonte: Autor

Para obter-se um campo magnético uniforme independente da implementação de estruturas complexas no próprio chip, foi adotada somente uma fonte de campo magnético

externa e dentre as possibilidades de se aplicar um campo magnético uniforme sobre o transistor a ser caracterizado, optou-se por desenvolver um circuito magnético com entreferros (*gap* em inglês) devido às restrições dimensionais impostas pelo equipamento de caracterização.


Para o projeto do equipamento de configuração de medição, foram consideradas as seguintes premissas:

- a) O dispositivo deveria ser confinado no armário do microprovador;
- b) O dispositivo não poderia alterar as características físicas e elétricas de todo ou de partes do microprovador;
- c) Os materiais utilizados não poderiam interferir no processo de caracterização;
- d) O dispositivo deveria permitir atingir valores de até 1,0 T para o campo magnético aplicado;
- e) O campo magnético aplicado deveria ser uniforme sobre o chip caracterizado.

Para o projeto do equipamento de configuração de medição foi considerada inicialmente a forma e dimensão do chip, quadrado de 4 mm de lado, e foi pensado em um apoio para o chip que o mantivesse na posição horizontal para facilitar o posicionamento das agulhas das pontas de prova, este apoio foi confeccionado em fibra de vidro revestida de cobre na sua face de apoio para permitir a conexão do contato de substrato. Esse apoio fica suspenso sobre a base de alumínio do dispositivo em cerca de 40 mm por um suporte, também de alumínio, parafusado nessa base. O apoio fica posicionado no centro da região da abertura do núcleo magnético, que foi usinado em aço de baixo nível de carbono, em três partes, duas delas são peças idênticas em formato de L e a terceira, em forma de H é a peça na qual as outras duas são fixadas por parafusos nos seus respectivos locais de encaixe.

Todo o equipamento deve ser fixado no microprovador pela base e o núcleo do eletroímã deve ser posicionado ao redor do *chip*, que permanece na região da abertura, ou entreferros (*gap*), como mostra a Figura 66.

Figura 66 - Modelo tridimensional CAD do dispositivo adaptador de medição



Fonte: Autor

O núcleo do eletroímã em forma de "C" conduz um campo magnético constante e uniforme na região de entreferros, onde as amostras devem ser posicionadas para medições. O campo magnético gerado pode ser controlado pela corrente elétrica que flui pela bobina do eletroímã cujo limite é definido pelo material do núcleo, feito de aço de baixo teor de carbono.

A bobina do eletroímã foi conectada à uma fonte de corrente elétrica que permitiu ajustar a corrente, independentemente da tensão aplicada, e o campo magnético criado pelo eletroímã foi medido no centro da superfície inferior da abertura do núcleo, onde as amostras deverão ser colocadas.


O núcleo magnético foi projetado inicialmente com a capacidade de abrigar até cinco carretéis de fios de cobre com cerca de 200 espiras cada um, feitas com fio de cobre de 0,72 mm de diâmetro, com área da seção transversal de 0,41 mm<sup>2</sup>. Posteriormente o projeto foi alterado para suportar um único carretel.

Para fixar o circuito magnético na posição desejada e permitir a sua movimentação no plano horizontal a fim de posicionar e retirar o circuito magnético da linha de visão do microscópio, foi desenvolvido um suporte deslizante em alumínio. O suporte deslizante permite a movimentação em apenas uma direção, pois está associado a dois eixos de aço-cromo fixados paralelamente na base por meio de quatro mancais de poliamida.


Complementando o conjunto, foram manufaturadas duas peças de poliamida, sendo a primeira, um espaçador para manter a distância fixa no entreferros independentemente do valor do campo magnético gerado e, a segunda, um batente para limitar o movimento do suporte deslizante.

O equipamento foi fixado no microprovador, como mostra a Figura 67(a) com as pontas de prova colocados na posição de trabalho, entre a base e o microscópio, (Figura 67(b)) e, dessa forma, realizar a caracterização dispositivo com o campo magnético aplicado. As pontas de prova são um conjunto formado por um suporte de posicionamento, haste e agulha. As agulhas devem ser posicionadas de modo que entrem em contato com a área do *chip* definida para receber a tensão ou corrente elétrica para as regiões de fonte, dreno e porta dos transistores.

Figura 67 - Instalação do equipamento no microprovador



(a) vista geral



(b) vista detalhada do suporte do *chip*

Fonte: Autor

O dimensionamento do circuito magnético foi realizado a partir do campo magnético induzido desejado com valor de 1,0 T no entreferro e, relacionando os campos magnéticos indutor ( $H$ ) e induzido ( $B$ ), através da equação (14).

$$B = \mu \cdot H = \mu_0 \cdot \mu_r \cdot H \quad (14)$$

onde  $\mu$  é a permeabilidade magnética do material,  $\mu_0$  é a permeabilidade magnética do vácuo ( $\mu_0 = 4\pi \cdot 10^{-7}$  Wb/A.m) e  $\mu_r$  é a permeabilidade relativa do material que tem o valor de 7.000 para o ferro. O valor do campo magnético indutor ( $H$ ) foi calculado em 7,96.105 Ae/m. A partir do campo magnético indutor é possível calcular a corrente necessária considerando a quantidade de espiras designada pelo projeto mecânico para atingi-lo, considerando algumas aproximações práticas, dada pela equação (15).

$$H = \frac{N \cdot I}{l_{GAP}} \quad (15)$$

onde o valor da distância entreferros (*gap*) foi dimensionado em 8 mm, ou 0,008 m, e adotando a quantidade de 200 espiras por carretel, conforme verificado na manufatura do próprio carretel, com cinco carretéis no circuito, totalizando 1000 espiras, o valor da corrente necessária é de 6,37 A.

O campo magnético gerado pelo dispositivo foi medido por um transdutor de campo magnético, que converte a intensidade do campo magnético em tensão elétrica. Este sensor foi conectado a um medidor de tensão (voltímetro) e a um osciloscópio. O transdutor utilizado foi um GlobalMag TMAG-V2 que possui a sensibilidade de 1.0 V/T (GLOBALMAG, 2016).


A variação no campo magnético foi realizada de duas maneiras diferentes. Na primeira, para campos magnéticos mais baixos foi utilizado somente o eletroímã; na segunda, foi acrescentado ao núcleo magnético um ímã permanente de neodímio, com o seu polo norte orientado de modo a alinhar o campo do ímã ao do eletroímã, para fornecer um valor inicial à intensidade do campo magnético combinado com a intensidade gerada pelo eletroímã. Todas as medidas de campo magnético iniciaram sem corrente elétrica na bobina do eletroímã, em seguida a corrente elétrica foi aumentada gradualmente até alcançar o valor máximo de 2,6 A e, então, a corrente elétrica foi diminuída gradualmente até retornar a zero.

O núcleo de aço do eletroímã permitiu alcançar valores de intensidade de campo magnético de até 160 mT, para a corrente elétrica induzida na bobina de 2,6 A. Nesta configuração, para ambos os sentidos do campo magnético, denominados como positivo e negativo, associados ao sentido do polo norte do campo magnético apontando para cima e para baixo respectivamente. Os valores da intensidade do campo magnético gerado foram

bastante próximos, com diferenças de menos de 2 mT. Notou-se, também, um campo magnético residual no núcleo de 13 mT para ambos os sentidos, devido ao material do núcleo.

Quando o ímã permanente foi adicionado ao eletroímã foram alcançados valores maiores de intensidade do campo magnético. As medições realizadas com os campos magnéticos do eletroímã e do ímã permanente no mesmo sentido atingiram o valor máximo de 333 mT de intensidade, partindo de 251 mT, como mostra a Figura 68. Com o ímã permanente colocado no sentido inverso, o campo magnético resultante partiu da intensidade de 250 mT, sem corrente na bobina do eletroímã, até 136 mT com a corrente elétrica da bobina em 2,6 A.

Figura 68 - Campo magnético obtido em função da corrente elétrica aplicada




Fonte: Autor

#### 4.4 ESTRUTURAS DE TESTE PARA MEDIÇÃO DA INFLUÊNCIA DO CAMPO MAGNÉTICO

O dispositivo adaptador foi inicialmente planejado para suportar um chip de silício quadrado de dimensões 4 mm por 4 mm, escolhidas em função da oferta do Programa Educacional MOSIS. As amostras de transistores MOS foram fabricadas pela Global Foundries com a tecnologia AMI05 (MOSIS INTEGRATED CIRCUIT FABRICATION SERVICE, [s.d.]), utilizando o leiaute desenvolvido pelo Centro Universitário da FEI e

caracterizadas com o equipamento Keithley 4200 SCS (KEITHLEY INSTRUMENTS INC., 2011) para as medições em temperatura ambiente. O chip fabricado é mostrado na Figura 69.

Figura 69 - Foto do chip fabricado




Fonte: Autor

Para realizar as medidas de variação da corrente em função do campo magnético aplicado foram projetadas estruturas de teste com o objetivo separar a alteração causada pelo campo magnético no caminho da corrente do transistor e, também, verificar a contribuição do tamanho da extensão de fonte e dreno nessa alteração. A tecnologia escolhida foi a CMOS da On-Semiconductor de  $0,35 \mu\text{m}$  (MOSIS INTEGRATED CIRCUIT FABRICATION SERVICE, [s.d.]).

A Figura 70 mostra os três tipos de estruturas desenhadas através do programa IC Station, que é um programa de implementação de layouts de circuitos integrados desenvolvido pela empresa Mentor Graphics. Apesar das diferenças de topologia entre elas, é possível notar que as dimensões básicas dos transistores foram mantidas. As três topologias diferentes foram projetadas e fabricadas com o objetivo de comparar os efeitos do campo magnético em partes diferentes e em relação às suas sensibilidades: uma geometria padrão, uma configuração assimétrica e um layout de dreno duplo.


Figura 70 - Estruturas de teste propostas



Fonte: Autor

A primeira estrutura, denominada geometria padrão, é a estrutura mais parecida com um transistor convencional, e foi colocada para fornecer valores de referência de corrente de dreno e sensibilidade. Esta estrutura possui várias vias de contato da região ativa com a primeira camada de metal percorrendo toda a largura do transistor, porém, a região de extensão de fonte e dreno é maior que a dimensão mínima recomendada pela tecnologia, como mostrado na Figura 71. Nessa estrutura é possível identificar a região ativa do transistor, preenchida na cor verde, a região de dopagem tipo n+ com contornos e hachuras em verde, a região de dopagem tipo p+ com contornos e hachuras em amarelo, a região da porta definida pela cor vermelha, que corresponde à deposição de silício policristalino e, por fim, as camadas de metal definidas pelas cores azul (primeiro nível de metal), roxo (segundo nível de metal) e cinza (terceiro nível de metal).


Figura 71 - Transistor com contatos de fonte e dreno distribuídos nas laterais



Fonte: Autor

A segunda estrutura, denominada configuração assimétrica foi proposta a fim de melhorar a dependência da sensibilidade em relação ao sentido do campo magnético e por possuir aspectos geométricos que a deixam semelhante à porta lateral de um dispositivo FinFET e, dessa forma, contribuir para a validação experimental. A Figura 72, mostra a configuração assimétrica onde as vias de contato da região ativa com a primeira camada de metal das regiões de fonte e dreno foram posicionadas na parte inferior e distantes dos limites da porta do transistor, criando uma região de extensão de fonte e dreno, o que permite que o campo magnético aplicado a esse dispositivo force os portadores de corrente para o outro lado.


Figura 72 - Transistor com contatos de fonte e dreno posicionados nos cantos



Fonte: Autor

A terceira estrutura foi chamada de leiaute de dreno duplo e foi definida como um possível sensor produzido com tecnologia de fabricação padrão, por ser assemelhado a um MAGFET (RUBIO et al., 2000). Esta estrutura, mostrada na Figura 73, manteve as mesmas características das anteriores, mas o dreno foi dividido ao meio, tornando-a parecida com um MAGFET.

Figura 73 - Transistor com contatos de fonte distribuído e de dreno dividido



Fonte: Autor

Foram definidas 24 estruturas com diferentes dimensões de comprimento de canal, largura de porta, extensão de fonte e dreno para os três tipos de estrutura, cuja relação completa é mostrada na Tabela 5.


Tabela 5 - Relação dos dispositivos desenhados no leiaute

Tipo	Identificação	L		W		Extensão		Recorte	
		( $\lambda$ )	( $\mu\text{m}$ )						
Contato Assimétrico	30x20 - Ext_20	30	10,5	20	7,0	20	7,0		
Contato Assimétrico	30x20 - Ext_30	30	10,5	20	7,0	30	10,5		
Contato Assimétrico	30x20 - Ext_40	30	10,5	20	7,0	40	14,0		
Contato Assimétrico	30x36 - Ext_20	30	10,5	36	12,6	20	7,0		
Contato Assimétrico	30x36 - Ext_30	30	10,5	36	12,6	30	10,5		
Contato Assimétrico	30x36 - Ext_40	30	10,5	36	12,6	40	14,0		
Geometria Padrão	30x36 - Ext_20	30	10,5	36	12,6	20	7,0		
Geometria Padrão	30x36 - Ext_30	30	10,5	36	12,6	30	10,5		
Geometria Padrão	30x36 - Ext_40	30	10,5	36	12,6	40	14,0		
Dreno Duplo	30x36 - Ext_20	30	10,5	36	12,6	20	7,0	8x10	2,8x3,5
Dreno Duplo	30x36 - Ext_30	30	10,5	36	12,6	30	10,5	8x10	2,8x3,5
Dreno Duplo	30x36 - Ext_40	30	10,5	36	12,6	40	14,0	8x10	2,8x3,5
Contato Assimétrico	60x36 - Ext_20	60	21,0	36	12,6	20	7,0		
Contato Assimétrico	60x36 - Ext_30	60	21,0	36	12,6	30	10,5		
Contato Assimétrico	60x36 - Ext_40	60	21,0	36	12,6	40	14,0		
Geometria Padrão	60x36 - Ext_40	60	21,0	36	12,6	40	14,0		
Geometria Padrão	60x36 - Ext_30	60	21,0	36	12,6	30	10,5		
Geometria Padrão	60x36 - Ext_20	60	21,0	36	12,6	20	7,0		
Dreno Duplo	60x36 - Ext_20	60	21,0	36	12,6	20	7,0	8x10	2,8x3,5
Dreno Duplo	60x36 - Ext_30	60	21,0	36	12,6	30	10,5	8x10	2,8x3,5
Dreno Duplo	60x36 - Ext_40	60	21,0	36	12,6	40	14,0	8x10	2,8x3,5
Contato Assimétrico	90x36 - Ext_20	90	31,5	36	12,6	20	7,0		
Contato Assimétrico	90x36 - Ext_30	90	31,5	36	12,6	30	10,5		
Contato Assimétrico	90x36 - Ext_40	90	31,5	36	12,6	40	14,0		

Fonte: Autor

Os dispositivos foram construídos pelo Programa Educacional MOSIS, do inglês *MOSIS Educational Program* – MEP, e as topologias dos dispositivos fabricados são mostrados na Figura 74.

Figura 74 - Topologia dos dispositivos fabricados



(a) padrão

(b) contato assimétrico

(c) dreno duplo

Fonte: Autor

Os dispositivos foram caracterizados operando nas regiões de triodo e de saturação. Para a caracterização do dispositivo na região de triodo, o dispositivo foi polarizado com a tensão de dreno em 0,1 V e com a tensão de porta variando de 0 a 5,0 V. Para a caracterização do dispositivo na região de saturação, as curvas da corrente de dreno em função da tensão de porta foram geradas a partir das tensões de porta variando de 1,0 a 5,0 V. Esses procedimentos foram aplicados para os dispositivos de geometria padrão e para os dispositivos de contato assimétrico. A fim de evidenciar as diferenças de corrente, a intensidade do campo magnético foi fixada em 0,32 T em ambos sentidos, positivo e negativo.

A Tabela 6 mostra a relação dos dispositivos que foram submetidos à medição sob efeito do campo magnético.


Tabela 6 - Relação dos leiautes e dimensões dos dispositivos fabricados com a tecnologia AMI05

L ( $\mu\text{m}$ )	W ( $\mu\text{m}$ )	Ext ( $\mu\text{m}$ )	Geometria Padrão	Contato Assimétrico	Dreno Duplo
10,5	7,0	7,0		X	
		10,5		X	
		14,0		X	
	12,6	7,0	X	X	X
		10,5	X	X	X
		14,0	X	X	X
21,0	12,6	7,0		X	
		10,5	X	X	X
		14,0	X	X	X
31,5	12,6	7,0		X	
		10,5		X	
		14,0		X	

Fonte: Autor

As medidas resultantes para a intensidade máxima do campo magnético foram comparadas às medidas sem campo magnético. A Figura 75 mostra a diferença nas curvas de corrente de dreno em função da tensão de porta para os dispositivos assimétricos operando na região de saturação, para os comprimento de canal ( $L$ ) de 10,5 e 31,5  $\mu\text{m}$  e largura de canal ( $W$ ) de 12,6  $\mu\text{m}$ , com extensões de fonte e dreno ( $Ext$ ) diferentes e para os sentidos positivo e negativo do campo magnético ( $B = +0.32\text{ T}$  e  $B = -0.32\text{ T}$ ). é possível notar que a sensibilidade é maior para o menor dispositivo e que a diferença de corrente é também maior no sentido negativo do campo magnético. A extensão de fonte e dreno é um fator importante no leiaute devido ao impacto na diferença de corrente apresentada.


Figura 75 - Diferença da corrente de dreno em função da tensão de porta



Fonte: Autor

Os resultados para os dispositivos operando na região de tródo seguiram a mesma tendência dos resultados obtidos para a operação na região de saturação, como mostra a Figura 76, porém em menor proporção.


Figura 76 - Diferença da corrente de dreno em função da tensão de porta



Fonte: Autor

Os dispositivos com geometria padrão mostraram valores de diferença de corrente menores em relação aos valores apresentados pelos dispositivos assimétricos para ambos os sentidos de campo magnético e, sofreram menos influência do campo magnético nos valores de corrente de dreno por terem geometria simétrica. O comprimento das extensões de fonte e dreno também afetam a magnitude da corrente de dreno devido à resistência série, porém em menor escala comparado ao dispositivo assimétrico Figura 77.


Figura 77 - Diferença da corrente de dreno em função da tensão de porta



Fonte: Autor

As diferenças de corrente de dreno dos dispositivos de dreno duplo com comprimento de canal ( $L$ ) de  $31,5 \mu\text{m}$  e largura de canal ( $W$ ) de  $12,6 \mu\text{m}$ , mostrada na Figura 78, mostraram que a tensão de porta controla o aumento dos valores da diferença da corrente de dreno e os maiores valores foram alcançados para a tensão de porta de  $5,0 \text{ V}$ , que é o limite para a tecnologia adotada.

Figura 78 - Diferença da corrente de dreno em função da tensão de porta



Fonte: Autor

## 5 CONCLUSÕES

Considerando os circuitos digitais submetidos à radiação, a dependência do evento de efeito único (SEE) com o ângulo de incidência em transistores SOI nanométricos foi observada através da simulação tridimensional de dispositivos. Para todos os valores de LET analisados, ou seja, de 1, 10 30 e 50 MeV.cm<sup>2</sup>/mg, foi possível notar na estrutura de dispositivo SOI, as trajetórias retilíneas e a transferência linear de energia constante.

Na comparação entre duas dimensões de transistores SOI, foi confirmado que o maior pico de corrente ocorre no transistor de dimensões menores e que a maior quantidade de carga gerada é dada ao maior, que possui maior volume sensível.

Quando houve variação do ângulo de incidência da partícula, na direção transversal houve pouca variação na corrente gerada, sendo 1,3% para o transistor menor e 4,0% para o maior, no ângulo de 70°. A variação é devida à área sensível do transistor que é menor do que o raio de ionização da partícula. Na direção longitudinal, houve uma variação na corrente gerada em relação ao ângulo 0 de cerca de 26% para o maior ângulo positivo (70°) e, também foi observada a assimetria na direção longitudinal devido ao campo elétrico maior na proximidade do dreno, na parte inferior do transistor, que gera maiores correntes para os casos onde o ângulo de incidência é positivo. A corrente de dreno e a concentração de elétrons das duas configurações de leiaute, individual e empilhados, foram analisadas em função do tempo após a incidência de uma partícula de radiação ionizante. A configuração de dispositivos empilhados mostrou-se mais robusta em relação aos efeitos de evento único porque não houve alteração no estado lógico como consequência do evento. Em uma análise mais detalhada do leiaute empilhado em relação à concentração de elétrons e potencial foi possível observar que, para os dispositivos SOI ultra escalados, a redução de dimensões não afetou a robustez dos dispositivos empilhados aos efeitos de evento único.

A aplicação do modelo de confiabilidade permitiu observar que o conjunto de transistores empilhados se mostrou muito mais confiável do que os transistores individuais em para as altitudes de voo comercial, de balão atmosférico e do satélite UoSat-3, mesmo considerando a pior taxa de recuperação do modelo pessimista. Para a quantidade de cem mil (10<sup>5</sup>) elementos essenciais foi alcançada a marca de oitenta por cento (80%) de sucesso em missões de cem mil (100.000) horas em altitude de voos comerciais com leiaute de dispositivos empilhados enquanto que para o leiaute de dispositivos individuais o mesmo valor foi alcançado para missões abaixo de cem (100) horas e resultados similares foram alcançados para os outros ambientes.

Para sistemas mais complexos, com um milhão de elementos essenciais, a marca de oitenta por cento (80%) poderia ser alcançada para missões dez (10) horas com leiaute de dispositivos individuais, enquanto que para o leiaute de dispositivos empilhados seriam necessárias dez mil (10.000) horas de missões.

Em relação aos dispositivos operando sob campos magnéticos, os dispositivos FinFET mostraram sensibilidade ao campo magnético aplicado na direção  $x$  maior que  $31\%/T$  para a topologia diferencial. A sensibilidade pode ser aumentada pelo dispositivo com porta em forma de L (L-Gate), que também possui sensibilidade mais alta ao campo magnético orientado na direção  $y$ . Foi possível, também, notar que os campos magnéticos mais intensos podem afetar sensivelmente a corrente dos transistores podendo chegar a menos de dez por cento (10%) do valor de referência para os transistores com porta em formato de L (L-Gate). Para os transistores do tipo FinFET, menos sensíveis ao campo magnético, os resultados mostraram que a variação nos níveis de corrente pode chegar a cerca de catorze por cento (14%) para mais ou para menos com o campo aplicado na direção  $x$  e cerca de dezenove por cento (19%) para o campo aplicado na direção  $y$ , porém somente com aumento de corrente independentemente do sentido do campo magnético aplicado.

A solução proposta de equipamento para teste de dispositivos eletrônicos não encapsulados operando sob campos magnéticos forneceu um ambiente completamente funcional para medições de dispositivos não encapsulados, facilmente adaptável ao equipamento de caracterização padrão. As medições feitas no microprovador com a solução proposta foram realizadas com intensidades diferentes de campo magnético, o que permitiu a caracterização completa dos dispositivos operando sob campos magnéticos de até 330 mT em ambos os sentidos.

Os resultados da caracterização dos dispositivos assimétricos mostraram sensibilidades diferentes para campos magnéticos aplicados em sentidos opostos e, também, em relação às características geométricas dimensionais. Os melhores resultados de dispositivos assimétricos mostraram diferenças de corrente de dreno de até  $0,3 \mu A$  para o campo magnético aplicado no sentido positivo e  $1,2 nA$  para o sentido negativo.

Os dispositivos de dreno duplo podem ser usados como sensores, fabricados com a tecnologia padrão de fabricação de circuitos integrados, com ajustes de parâmetros geométricos para proporcionar melhor resposta de sensibilidade. O melhor resultado de diferença de corrente de dispositivos de dreno duplo chegou a  $0,94 \mu A$ .

Como sequência deste trabalho, na área de radiação, os circuitos integrados fabricados poderiam ser submetidos à testes em acelerador de partículas com o objetivo de calibrar os

parâmetros das simulações e validar os resultados obtidos. Em relação à aplicação de campo magnético em circuitos integrados, poderiam ser explorados os efeitos de campos magnéticos uniformemente variados, possivelmente em alta e baixa frequências, também utilizando os circuitos integrados fabricados.

## REFERÊNCIAS

- AGÊNCIA BRASILEIRA DE DESENVOLVIMENTO INDUSTRIAL; UNICAMP. **Relatório de Acompanhamento Setorial: Indústria Aeronáutica**. 2009.
- ARPAIA, P. et al. A fast digital integrator for magnetic field measurements at CERN. **IMTC 2006 - IEEE Instrumentation and Measurement Technology Conference**, Apr. p. 67–71, 2006.
- ASSOCIAÇÃO BRASILEIRA DE NORMAS TÉCNICAS. **NBR 5462: confiabilidade e manutenibilidade**. Rio de Janeiro: ABNT, 1994.
- BARTLETT, D. T. Radiation protection aspects of the cosmic radiation exposure of aircraft crew. **Radiation Protection Dosimetry**, v. 109, n. 4, p. 349–355, July 2004.
- BUERKLE, T. et al. Ionizing Radiation Detector for Environmental Awareness in FPGA-Based Flight Computers. **IEEE Sensors Journal**, v. 12, n. 6, p. 2229–2236, June 2012.
- CAMPOS, S. **Engenharia de Confiabilidade**. São Paulo: Siqueira Campos Associados, 1996.
- CARUSO, M. M. J. et al. A new perspective on magnetic field sensing. **SENSORS-PETERBOROUGH**, v. 15, p. 34–47, 1998.
- CAUGHEY, D. M.; THOMAS, R. E. Carrier mobilities in silicon empirically related to doping and field. **Proceedings of the IEEE**, v. 55, n. 12, p. 2192–2193, 1967.
- CLULEY, J. C. The reliability of electronic systems. **Radio and Electronic Engineer**, v. 3, n. 2, p. 51, 1966.
- COLINGE, J.-P. **Silicon-On-Insulator Technology: materials to VLSI**. 2. ed. Boston: Springer Science & Business Media, 2013.
- COLINGE, J.-P.; COLINGE, C. A. **Physics of semiconductor devices**. New York: Springer US, 2007.
- COLINGE, J. P. **FinFETs and other multi-gate transistors**. Boston: Springer US, 2008.
- DAN, D.; IOAN, D. **Experimental characterization of electromagnets for particle accelerators**. In: 8TH INTERNATIONAL SYMPOSIUM ON ADVANCED TOPICS IN ELECTRICAL ENGINEERING (ATEE). **Anais...**Bucharest: IEEE, May 2013
- DODD, P. E. Physics-based simulation of single-event effects. **IEEE Transactions on Device and Materials Reliability**, v. 5, n. 3, p. 343–357, Sept. 2005.
- DOYLE, B. S. et al. High performance fully-depleted tri-gate CMOS transistors. **IEEE Electron Device Letters**, v. 24, n. 4, p. 263–265, 2003.
- DYER, C. et al. Comparative measurements of single event upset and total dose environments using the CREAM instruments. **IEEE Transactions on Nuclear Science**, v. 39, n. 3, p. 413–417, June 1992.

DYER, C. S. et al. **Comparative measurements of single event upset and total dose environments using the CREAM instruments**. . RADECS 91 First European Conference on Radiation and its Effects on Devices and Systems. **Anais...IEEE**, 1993

ETTELT, D. et al. 3D magnetic field sensor concept for use in inertial measurement units (IMUs). **Journal of Microelectromechanical Systems**, v. 23, n. 2, p. 324–333, Apr. 2014.

GLOBALMAG. **GlobalMag Transdutores Magnéticos Ind. Com. Ltda**. Disponível em: <<http://globalmag.com.br/TMAGv2.htm>>. Acesso em: 3 abr. 2016.

GREEN, A. E. The systems reliability service and its generic techniques. **IEEE Transactions on Reliability**, v. R-23, n. 3, p. 140–147, Aug. 1974.

GUTIERREZ, E. A.; DEEN, M. J.; CLAEYS, C. L. **Low Temperature Electronics: Physics, Devices, Circuits, and Applications**. [S.l.]: Academic Press, 2001.

HAIRER, E.; WANNER, G. Stiff differential equations solved by Radau methods. **Journal of Computational and Applied Mathematics**, v. 111, n. 1–2, p. 93–111, Nov. 1999.

HAYT JR, W. H.; BUCK, J. A. **Eletromagnetismo**. 7. ed. São Paulo: Bookman, 2006.

HOTCHI, H.; NODA, F.; MACHIDA, S. **Effects of magnetic field tracking errors on beam dynamics at J-PARC RCS**. 2007 IEEE Particle Accelerator Conference (PAC). **Anais...IEEE**, 2007

INTEL CORPORATION. **Intel Reinvents Transistors Using New 3-D Structure**. Disponível em:

<[http://newsroom.intel.com/community/intel\\_newsroom/blog/2011/05/04/intel-reinvents-transistors-using-new-3-d-structure](http://newsroom.intel.com/community/intel_newsroom/blog/2011/05/04/intel-reinvents-transistors-using-new-3-d-structure)>. Acesso em: 23 jun. 2011.

INTEL CORPORATION. **Ultra-fast, energy-sipping devices powered by Intel**. Disponível em: <<http://www.intel.com/content/www/us/en/silicon-innovations/intel-14nm-technology.html>>. Acesso em: 23 ago. 2014.

INTERNATIONAL ROADMAP FOR SEMICONDUCTORS. **International Roadmap for Semiconductors (ITRS)**. Disponível em: <<http://public.itrs.net>>. Acesso em: 15 jan. 2012.

JOVANOVIC, E.; PANTIC, D.; PANTIC, D. **Simulation of vertical hall sensor in high-voltage CMOS technology**. 6th International Conference on Telecommunications in Modern Satellite, Cable and Broadcasting Service, 2003. TELSIS 2003. **Anais...IEEE**, 2003

KEITHLEY INSTRUMENTS INC. **4200-SCS Semiconductor Characterization System Technical Data**ClevelandKeithley Instruments, Inc., 2011.

KNOLL, G. F. **Radiation Detection and Measurement**. 4. ed. Ann Arbor: John Wiley & Sons, 2010.

KORVINK, J.; PAUL, O. **MEMS: A practical guide of design, analysis, and applications**. [S.l.]: Springer Science & Business Media, 2010.

KUB, F. J.; SCOTT, C. S. Multiple-gate split-drain MOSFET magnetic-field sensing device and amplifier. **Electron Devices Meeting, 1992. IEDM '92. Technical Digest., International**, p. 517–520, 1992.

LENZ, J. E. A review of magnetic sensors. **Proceedings of the IEEE**, v. 78, n. 6, p. 973–989, June 1990.

MANDIĆ, I. et al. The effect of magnetic field on readout of diodes used as NIEL counters. **IEEE Transactions on Nuclear Science**, v. 58, n. 3 PART 2, p. 1112–1116, 2011.

MAREK, J. et al. **Analysis of Novel MagFET Structures for Built-in Current Sensors Supported by 3D Modeling and Simulation**. 2008 International Conference on Advanced Semiconductor Devices and Microsystems. **Anais...IEEE**, Oct. 2008

MCLEAN, F. B.; OLDHAM, T. R. **Basic mechanisms of radiation effects in electronic materials and devices**. [S.l.: s.n.].

MOORE, G. E. Cramming more components onto integrated circuits. **Proceedings of the IEEE**, v. 86, n. 1, p. 82–85, Jan. 1998.

MOSIS INTEGRATED CIRCUIT FABRICATION SERVICE. **Multi project wafer**. Disponível em: <<http://www.mosis.com>>. Acesso em: 25 abr. 2016a.

MOSIS INTEGRATED CIRCUIT FABRICATION SERVICE. **C5 process ON Semiconductor (formerly AMIS) 0.50 micron**. Disponível em: <<https://www.mosis.com/vendors/view/on-semiconductor/c5>>. Acesso em: 20 abr. 2016b.

MURAT, M.; AKKERMAN, A.; BARAK, J. Electron and ion tracks in silicon: Spatial and temporal evolution. **IEEE Transactions on Nuclear Science**, v. 55, n. 6, p. 3046–3054, 2008.

MUSSEAU, O. Single-event effects in SOI technologies and devices. **IEEE Transactions on Nuclear Science**, v. 43, n. 2, p. 603–613, Apr. 1996.

NASA NATIONAL AERONAUTICS AND SPACE. **Radiation math educator guide**. Disponível em: <[http://www.nasa.gov/audience/foreducators/topnav/materials/listbytype/Radiation\\_Math.html](http://www.nasa.gov/audience/foreducators/topnav/materials/listbytype/Radiation_Math.html)>.

NORMAND, E. Single-event effects in avionics. **IEEE Transactions on Nuclear Science**, v. 43, n. 2, p. 461–474, Apr. 1996.

NORMAND, E. et al. First Record of Single-Event Upset on Ground, Cray-1 Computer at Los Alamos in 1976. **IEEE Transactions on Nuclear Science**, v. 57, n. 6 PART 1, p. 3114–3120, Dec. 2010.

NORRIS, J. R. **Markov Chains**. [S.l.]: Cambridge University Press, 1998.

PATRANABI, D. **Sensors and transducers**. 2. ed. [S.l.]: PHI Learning Pvt. Ltd., 2003.

PERIN, A. L.; GIACOMINI, R. **Sensing magnetic fields in any direction using FinFETs and L-gate FinFETs**. 2012 IEEE International SOI Conference (SOI). **Anais...IEEE**, Oct. 2012 Disponível em: <<http://ieeexplore.ieee.org/document/6404368/>>

POPOVIC, R. S. **Hall effect devices**. 2nd. ed. Boca Raton: CRC Press, 2003.

- POPOVIĆ, R. S. The Vertical Hall-Effect Device. **IEEE Electron Device Letters**, v. 5, n. 9, p. 357–358, 1984.
- PTC INC. **Mathcad 14 User's Guide**. Needham: PTC INC, 2016.
- PUKITE, J.; PUKITE, P. **Modeling for reliability analysis**. [S.l.]: IEEE, 1998.
- RACZ, R.; SCHOTT, C.; HUBER, S. Electronic compass sensor. **Proceedings of IEEE Sensors, 2004.**, p. 1446–1449, 2004.
- RAZAVI, B. **Design of analog CMOS integrated circuits**. New York: Tata McGraw-Hill, 2002.
- RODBELL, K. P. et al. 32 and 45 nm radiation-hardened-by-design (RHBD) SOI latches. **IEEE Transactions on Nuclear Science**, v. 58, n. 6 PART 1, p. 2702–2710, 2011.
- RUBIO, C. et al. Monolithic integrated magnetic sensor in a digital CMOS technology using a switched current interface system. **Proceedings of the 17th IEEE Instrumentation and Measurement Technology Conference [Cat. No. 00CH37066]**, p. 69–73, 2000.
- SCHOTT, C. et al. CMOS Single-Chip Electronic Compass With Microcontroller. **IEEE Journal of Solid-State Circuits**, v. 42, n. 12, p. 2923–2933, 2007.
- SCHWANK, J. R. et al. Radiation Effects in MOS Oxides. **IEEE Transactions on Nuclear Science**, v. 55, n. 4, p. 1833–1853, ago. 2008.
- SELBERHERR, S. Process and device modeling for VLSI. **Microelectronics Reliability**, v. 24, n. 2, p. 225–257, 1984.
- SELBERHERR, S. MOS Device Modeling at 77 K. **IEEE Transactions on Electron Devices**, v. 36, n. 8, p. 1464–1474, 1989.
- SICELOFF, S. **Shuttle Computers Navigate Record of Reliability**. Disponível em: <[http://www.nasa.gov/mission\\_pages/shuttle/flyout/flyfeature\\_shuttlecomputers.html](http://www.nasa.gov/mission_pages/shuttle/flyout/flyfeature_shuttlecomputers.html)>. Acesso em: 6 jul. 2016.
- SIEGEL, N. Status of the large hadron collider and magnet program. **IEEE Transactions on Applied Superconductivity**, v. 7, n. 2, p. 252–257, June 1997.
- SILVACO DATA SYSTEMS INC. **ATLAS User's manual: device simulation software**. [S.l.]: SILVACO, 2008.
- STREETMAN, B. G.; BANERJEE, S. K. **Solid state electronic devices**. Upper Side River: Pearson Prentice Hall, 2010.
- SZE, S. M.; NG, K. K. **Physics of semiconductor devices**. 3. ed. Hoboken: Wiley, 2008.
- TEMPORAL, W. F.; ET AL. Radiação cósmica e voo. **Revista de Medicina da Aeronáutica Brasileira**, v. 55, 2005.
- WARNOCK, J. et al. **POWER7™ local clocking and clocked storage elements**. 2010 IEEE International Solid-State Circuits Conference - (ISSCC). **Anais...IEEE**, Feb. 2010

WELLER, R. A. et al. General Framework for Single Event Effects Rate Prediction in Microelectronics. **IEEE Transactions on Nuclear Science**, v. 56, n. 6, p. 3098–3108, Dec. 2009.

YOUNG, H. D. et al. **Física: eletromagnetismo**. 10. ed. São Paulo: Addison-Wesley, 2009.

ZIEGLER, J. F. Terrestrial cosmic ray intensities. **IBM Journal of Research and Development**, v. 42, n. 1, p. 117–140, Jan. 1998.

ZIEGLER, J. F.; BIRSACK, J. P.; ZIEGLER, M. D. **SRIM, the stopping and range of ions in matter**. [S.l.]: SRIM Company, 2008.

**APÊNDICE A - TRABALHOS PUBLICADOS**

Os trabalhos relacionados abaixo foram elaborados e publicados no período de realização deste curso de doutorado:

PERIN, A. L.; PEREIRA, A. S. N.; BÜHLER R. T.; SILVEIRA, M. A. G.; GIACOMINI, R. C. SOI Stacked Transistors Tolerance to Single-Event Effects. **IEEE Transactions on Device and Materials Reliability**, submetido a publicação.

BÜHLER R. T.; PERIN, A. L.; NOVO, C. D.; SILVEIRA, M. A. G.; GIACOMINI, R. C. Analysis of Heavy-Ion Particles Striking Regions Inside and Between PIN Photodetectors. In: 31th Symposium on Microelectronics Technology and Devices - SBMicro 2016, Belo Horizonte. **Anais...** [S.l]: IEEE, 2016.

PERIN, A. L.; BÜHLER R. T.; GIACOMINI, R. C. Experimental Equipment Design and Setup for Measuring Electronic Devices Under Magnetic Fields. 1st Symposium on Instrumentation Systems, Circuits and Transducers - INSCIT 2016, Belo Horizonte. **Anais...** [S.l]: IEEE, 2016.

PERIN, A. L.; PEREIRA, A. S. N.; BÜHLER R. T.; SILVEIRA, M. A. G.; GIACOMINI, R. C. Assessment of Single-Event Effects Hardness on Logic Circuits Based on SOI Stacked Devices. In: WERICE: Workshop sobre os Efeitos das Radiações Ionizantes em Componentes Eletrônicos e Fotônicos de Uso Aeroespacial, 2015, 2015, São José dos Campos. **Anais...** [S.l]: [S.n], 2015.

SILVA, R.A.; PERIN, A. L.; GIACOMINI, R. C. Drain Current Analysis in Planar MOS Magnetic Field Sensor with Asymmetric Contacts X Workshop on Semiconductors and Micro & Nano Technology, 2015, Sao Bernardo do Campo. Proceedings of X Workshop on Semiconductors and Micro & Nano Technology, 2015, 2015.

PEREIRA, A. S. N.; PERIN, A. L.; SILVEIRA, M. A. G.; GIACOMINI, R. C. Study of SOI Stacked Devices Hardness to SEE. In: WERICE: Workshop sobre os Efeitos das Radiações Ionizantes em Componentes Eletrônicos e Fotônicos de Uso Aeroespacial, 2013, 2013, São José dos Campos. **Anais...** [S.l]: [S.n], 2013.

PERIN, A. L.; PEREIRA, A. S. N.; SILVEIRA, M. A. G.; GIACOMINI, R. C. Estudo da Influência do Ângulo de Incidência de Radiação sobre SEE em Transistores Nanométricos. In: III Simpósio de Pesquisa do Grande ABC, 2013, São Bernardo do Campo. **Anais...** III Simpósio de Pesquisa do Grande ABC, 2013.

PERIN, A. L.; Pereira, A. S. N.; GIACOMINI, R. C. Study of Magnetic Field Influence on Current Density of FinFETs. In: SEMINATEC - VIII Workshop on Semiconductors and Micro & Nano Technology, 2013, Campinas. Proceedings of VIII Workshop on Semiconductors and Micro & Nano Technology, 2013, 2013.

PERIN, A. L.; GIACOMINI, R.. Sensing magnetic fields in any direction using FinFETs and L-gate FinFETs. In: 2012 IEEE International SOI Conference, 2012, Napa. 2012 IEEE International SOI Conference (SOI). v. 1. p. 1.

PERIN, A. L.; Agopian, P.G.D.; Martino, J. A.; Giacomini, R.C. An Electron Mobility Model for Multiple-Gate Device Simulation Considering Silicon-Dielectric Interface Orientations. In: 8th European Workshop on Silicon on Insulator Technology, Devices and Circuits - EuroSOI 2012, 2012, Montpellier. Proceedings of EuroSOI 2012. Montpellier: Institut délectronique, 2012, 2012. p. 95-96.

PERIN, A. L.; PEREIRA, A. S. N.; AGOPIAN, P. G. D.; MARTINO, J.A.; GIACOMINI, R., A Simple Electron Mobility Model Considering the Silicon-Dielectric Interface Orientation for Circular Cross Section Surrounding-Gate Transistor, **Journal of Integrated Circuits and Systems**, v. 7, p. 100-106, 2012.

**APÊNDICE B - ARQUIVO PARA SIMULAÇÃO DO DISPOSITIVO 3D SUBMETIDO  
À INCIDÊNCIA DE UMA PARTÍCULA**

Descrição do código de entrada do simulador Atlas utilizado para simulação dos dispositivos tridimensionais submetidos à incidência de uma partícula.

```

go devedit simflags="-3d"
DevEdit version=2.6.0.R
work.area x1=-0.010 y1=-0.010 x2=0.110 y2=0.030

region reg=1 mat=Silicon color=0xffcc00 pattern=0x4 z1=0.000 z2=0.175 \
  polygon="0,0 0.100,0 0.100,0.010 0,0.010"
constr.mesh region=1 default max.height=0.01 max.width=0.02

region reg=2 mat="Silicon Oxide" color=0xff pattern=0x2 z1=0.024 z2=0.151 \
  polygon="-0.001,-0.001 0.101,-0.001 0.101,0.010 0.100,0.010 0.100,0.000
0.000,0.000 0.000,0.010 -0.001,0.010"
constr.mesh region=2 default max.height=0.001 max.width=0.001

region reg=3 name=gate1 mat=PolySilicon elec.id=1 work.func=0 color=0xffff00
pattern=0x5 z1=0.025 z2=0.150 \
  polygon="-0.001,-0.001 0.101,-0.001 0.101,-0.010 -0.001,-0.010"
constr.mesh region=3 default max.height=0.01 max.width=0.02

region reg=5 name=drain1 mat=Aluminum elec.id=2 work.func=0 color=0xffc8c8
pattern=0x7 z1=0.000 z2=0.024 \
  polygon="0.000,0.000 0.100,0.000 0.100,-0.001 0.000,-0.001"
constr.mesh region=5 default max.height=0.01 max.width=0.02

region reg=6 name=source1 mat=Aluminum elec.id=3 work.func=0 color=0xffc8c8
pattern=0x7 z1=0.151 z2=0.175 \
  polygon="0.000,0.000 0.100,0.000 0.100,-0.001 0.000,-0.001"
constr.mesh region=6 default max.height=0.01 max.width=0.02

region reg=7 mat=Silicon color=0xffcc00 pattern=0x4 z1=0.200 z2=0.375 \
  polygon="0,0 0.100,0 0.100,0.010 0,0.010"
constr.mesh region=7 default max.height=0.01 max.width=0.02

region reg=8 mat="Silicon Oxide" color=0xff pattern=0x2 z1=0.224 z2=0.351 \
  polygon="-0.001,-0.001 0.101,-0.001 0.101,0.010 0.100,0.010 0.100,0.000
0.000,0.000 0.000,0.010 -0.001,0.010"
constr.mesh region=2 default max.height=0.001 max.width=0.001

region reg=9 name=gate2 mat=PolySilicon elec.id=4 work.func=0 color=0xffff00
pattern=0x5 z1=0.225 z2=0.350 \
  polygon="-0.001,-0.001 0.101,-0.001 0.101,-0.010 -0.001,-0.010"
constr.mesh region=3 default max.height=0.01 max.width=0.02

region reg=11 name=drain2 mat=Aluminum elec.id=5 work.func=0 color=0xffc8c8
pattern=0x7 z1=0.200 z2=0.224 \
  polygon="0.000,0.000 0.100,0.000 0.100,-0.001 0.000,-0.001"
constr.mesh region=11 default max.height=0.01 max.width=0.02

region reg=12 name=source2 mat=Aluminum elec.id=6 work.func=0 color=0xffc8c8
pattern=0x7 z1=0.351 z2=0.375 \
  polygon="0.000,0.000 0.100,0.000 0.100,-0.001 0.000,-0.001"
constr.mesh region=12 default max.height=0.01 max.width=0.02

region reg=4 mat="Silicon Oxide" color=0xff pattern=0x2 z1=0.000 z2=0.375 \
  polygon="-0.010,0.010 -0.001,0.010 0.000,0.010 0.100,0.010 0.101,0.010
0.110,0.010 0.110,0.030 -0.010,0.030"
constr.mesh region=4 default max.height=0.01 max.width=0.02

region reg=10 mat="Silicon Oxide" color=0xff pattern=0x2 z1=0.175 z2=0.200 \
  polygon="0,0 0.100,0 0.100,0.010 0,0.010"
constr.mesh region=10 default max.height=0.01 max.width=0.02

```

```

##### Set Meshing Parameters #####
#
base.mesh height=0.01 width=0.005
#
bound.cond !apply max.slope=28 max.ratio=300 rnd.unit=0.0001 line.straightening=1
align.points when=automatic
#
imp.refine min.spacing=0.02 z=0
#
constr.mesh max.angle=90 max.ratio=300 max.height=10000 \
  max.width=10000 min.height=0.0001 min.width=0.0001
#
constr.mesh type=Semiconductor default
constr.mesh type=Insulator default
constr.mesh type=Metal default
constr.mesh type=Other default
#
constr.mesh region=1 default max.height=0.010 max.width=0.050
constr.mesh region=2 default max.height=0.001 max.width=0.001
constr.mesh region=3 default max.height=0.010 max.width=0.050
constr.mesh region=4 default max.height=0.010 max.width=0.050
constr.mesh region=5 default max.height=0.010 max.width=0.050
constr.mesh region=6 default max.height=0.010 max.width=0.050
constr.mesh region=7 default max.height=0.010 max.width=0.050
constr.mesh region=8 default max.height=0.001 max.width=0.001
constr.mesh region=9 default max.height=0.010 max.width=0.050
constr.mesh region=10 default max.height=0.010 max.width=0.050
constr.mesh region=11 default max.height=0.010 max.width=0.050
constr.mesh region=12 default max.height=0.010 max.width=0.050

constr.mesh id=1 x1=0.000 y1=0.000 x2=0.100 y2=0.010 default max.height=0.0025
max.width=0.0050
constr.mesh id=2 x1=0.000 y1=0.000 x2=0.002 y2=0.010 default max.height=0.0010
max.width=0.0010
constr.mesh id=3 x1=0.098 y1=0.000 x2=0.100 y2=0.010 default max.height=0.0010
max.width=0.0010
constr.mesh id=4 x1=0.002 y1=0.000 x2=0.098 y2=0.001 default max.height=0.0010
max.width=0.0050
constr.mesh id=5 x1=0.002 y1=0.0095 x2=0.098 y2=0.0105 default max.height=0.0010
max.width=0.0050
Mesh Mode=MeshBuild

z.plane z=0.000 spacing=0.005
z.plane z=0.0225 spacing=0.001
z.plane z=0.025 spacing=0.001
z.plane z=0.0275 spacing=0.001
z.plane z=0.0875 spacing=0.005
z.plane z=0.1475 spacing=0.001
z.plane z=0.150 spacing=0.001
z.plane z=0.1525 spacing=0.001
z.plane z=0.175 spacing=0.005
z.plane z=0.200 spacing=0.005
z.plane z=0.2225 spacing=0.001
z.plane z=0.225 spacing=0.001
z.plane z=0.2275 spacing=0.001
z.plane z=0.2875 spacing=0.005
z.plane z=0.3475 spacing=0.001
z.plane z=0.350 spacing=0.001
z.plane z=0.3525 spacing=0.001
z.plane z=0.375 spacing=0.005

z.plane max.spacing=1000000 max.ratio=1.5

structure outf=Stacked-Sep_SEU_L125W100_Structure_Q0.str

##### MOSFET Calculation # BQP.N #####
go atlas

set gamma=1.4
set alpha=0.3

doping num=1 p.type uniform conc=1e17
doping num=1 gaussian n.type conc=1e20 y.min=0.0 y.max=0.010 \
  z.min=0.000 z.max=0.0247 zlat.char=0.0001 char=0.001
doping num=1 gaussian n.type conc=1e20 y.min=0.0 y.max=0.010 \
  z.min=0.151 z.max=0.175 zlat.char=0.0001 char=0.001

```

```

doping num=7 p.type uniform conc=1e17
doping num=7 gaussian n.type conc=1e20 y.min=0.0 y.max=0.010 \
  z.min=0.200 z.max=0.2247 zlat.char=0.0001 char=0.001
doping num=7 gaussian n.type conc=1e20 y.min=0.0 y.max=0.010 \
  z.min=0.351 z.max=0.375 zlat.char=0.0001 char=0.001

material material=Silicon eg300=1.1245 affinity=4.05 permitti=11.9 \
  m1=0.7 mt1=0.7 mt2=0.7 nc300=2.8e19
material material=Oxide eg300=8.05 affinity=1.00 permittivity=3.9 \
  m1=0.30 mt1=0.30 mt2=0.30 nc300=2.8e19 nv300=1.04e19
material material=Poly eg300=1.1245 affinity=4.05 permitti=11.9

contact name=gate1 work=4.85
contact name=gate2 work=4.85 common=gate1
contact name=source1 common=drain2

save outf=Stacked-Sep_SEU_L125w100_Structure_Q1.str master

model fermi analytic bqp.n srh auger ni.fermi bqp.ngamma=$gamma bqp.nalpha=$alpha
evsatmod=0 fldmob print

method maxtrap=6 autonr nblockit=45 bicgst dvlimit=1.0

solve init
save outf=Stacked-Sep_SEU_L125w100_Structure_Q2.str master

solve v1=0.0 nocurrent
solve v6=0
solve v2=0
solve v2=0.00001 name=drain1 vstep=0.00001 vfinal=0.00010
solve name=drain1 vstep=0.00010 vfinal=0.00100
solve name=drain1 vstep=0.00100 vfinal=0.01000
solve name=drain1 vstep=0.01000 vfinal=1.00000
solve v1=0

# Incidencia da partícula em ângulo de normal a superfície do transistor
# Entrada, Saída, Raio de acao, Densidade de energia depositada e Instante de
# incidencia

singleeventupset entry="0.050,0.0,0.0875" exit="0.050,0.010,0.0875" radius=0.050
pcunits b.density=0.10 t0=1e-11

log outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q0.log
struct outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q_t100e-11.str

solve dt=2e-16 tstop=1.4e-11
struct outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q_t140e-11.str

solve dt=2e-16 tstop=1.85e-11
struct outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q_t185e-11.str

solve dt=2e-16 tstop=2e-11
struct outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q_t200e-11.str

solve dt=1e-15 tstop=4e-10
struct outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q_t400e-10.str
log off

output p.quantum band.temp con.band val.band band.par
save outf=Stacked-Sep_SEU_L050w020_00_Deg_0875_Q4.str master

quit

```

**APÊNDICE C - ARQUIVO PARA CONSTRUÇÃO DA ESTRUTURA FINFET  
TRIDIMENSIONAL**

Descrição do código parametrizado para definição tridimensional do dispositivo utilizando o Devedit3D.

```

go devedit simflags="-3d"
bnd.cond when=automatic rounding.unit=1e-5
set wfin = 0.015
set ws = 0.0
set hfin = 0.05
set hs = 0.025
set hb = 0.120
set wbox = 0.0295
set hm = 0.040
set eo = 0.0015
set eg = 0.008
set lc = 0.075
set le = 0.050
set ls = 0.050
set wg = $"wfin" + $"eo" + $"eg"
set wo = $"wfin" + $"eo"
set wss = $"wfin" + $"ws"
set wfinmax = $"wfin" + 0.0002
set wfinmin = $"wfin" - 0.0002
set hg = $"hfin" + $"hm" + $"eg"
set ho = $"hfin" + $"hm"
set hbox = $"hfin" + $"hb"
set hbox = $"hfin" + $"hb" + 0.005
set hss = $"hfin" - $"hs"
set hssmin = $"hss" - 0.001
set hssmax = $"hss" + 0.001
set hfinmax = $"hfin" + 0.001
set hboxmax = $"hbox" + 0.001
set hfinmed = $"hfin" - ( $"hss" / 2.0 )
set hboxmed = $"hbox" / 2.0
set lcmin = $"lc" - 0.0001
set lcmax = $"lc" + 0.0001
set lsd = $"lc" + $"le" + $"ls"
set lsp = $"lc" + $"le"
set lspm = $"lc" + ($"le"/2)
set lspmin = $"lsp" - 0.0001
set lspmax = $"lsp" + 0.0001
# Porta
region reg=1 name=gate mat=Aluminum elec.id=1 work.func=0 z1=-$"hfin"
z2=$"hg" polygon=-$"lc",- $"wg" -$"lc", $"wg" $"lc", $"wg" $"lc",- $"wg"
# Isolante de Porta
region reg=2 name=toxf mat="Silicon Oxide" z1=-$"hfin" z2= $"ho"
polygon=-$"lc",- $"wo" -$"lc", $"wo" $"lc", $"wo" $"lc",- $"wo"
# Aleta
region reg=3 name=fin mat=Silicon z1=-$"hfin" z2= $"hfin" polygon=-
$"lsd",- $"wfin" -$"lsd", $"wfin" $"lsd", $"wfin" $"lsd", -$"wfin"
# HDD Dreno
region reg=4 name=drain mat=Silicon z1=-$"hfin" z2=$"hfin" polygon=-
$"lsd",- $"wss" -$"lsd", $"wss" -$"lsp", $"wfin" -$"lc", $"wfin" -$"lc", -
$"wfin" -$"lsp", -$"wfin"
# HDD Fonte
region reg=5 name=source mat=Silicon z1= -$"hfin" z2= $"hfin" polygon=
$"lsd",- $"wss" $"lsp",- $"wfin" $"lc",- $"wfin" $"lc", $"wfin"
$"lsp", $"wfin" $"lsd", $"wss"
# Contato de Dreno

```

```

region reg=6 name=drain mat=Aluminum elec.id=2 work.func=0 z1="$hss"
z2="$hfin" polygon="-${lsd},-${wss} -${lsd},${wss} -${lsp},${wfin} -
${lsp}, -${wfin}"
# Contato de Fonte
region reg=7 name=source mat=Aluminum elec.id=3 work.func=0 z1= "$hss"
z2= "$hfin" polygon= "${lsd},-${wss} ${lsp},-${wfin} ${lsp},${wfin}
${lsd}, ${wss}"
# Oxido Enterrado
region reg=8 name=box mat="Silicon Oxide" z1=-$hbox" z2= -$hfin"
polygon="-${lsd},-${wbox} -${lsd}, ${wbox} ${lsd},${wbox} ${lsd}, -
${wbox}"
# Contato de Substrato
region reg=9 name=substrate mat=Aluminum elec.id=4 work.func=0 z1=-
$hcbbox" z2= -$hbox" polygon="-${lsd},-${wbox} -${lsd}, ${wbox}"
${lsd},${wbox} ${lsd}, -${wbox}"
# Grade geral
constr.mesh x1= -${lsd} y1= -${wbox} x2= ${lsd} y2= ${wbox} default
max.height=0.020 max.width=0.020
# Grade fina canal inferior
constr.mesh x1=-${lc} y1= ${wfin} x2=${lc} y2= ${wfinmin} default
max.height=0.001 max.width=0.001
# Grade fina canal superior
constr.mesh x1=-${lc} y1= -${wfinmin} x2=${lc} y2= -${wfin} default
max.height=0.001 max.width=0.001
# Grade fina fonte
constr.mesh x1=-${lspmax} y1= -${wss} x2=-${lspmin} y2= ${wss} default
max.height=0.005 max.width=0.005
# Grade fina dreño
constr.mesh x1= ${lspmax} y1= -${wss} x2= ${lspmin} y2= ${wss} default
max.height=0.005 max.width=0.005
# Grade fina canal fonte
constr.mesh x1=-${lcmax} y1= -${wfin} x2=-${lcmin} y2= ${wfin} default
max.height=0.005 max.width=0.005
# Grade fina canal dreño
constr.mesh x1= ${lcmax} y1= -${wfin} x2= ${lcmin} y2= ${wfin} default
max.height=0.005 max.width=0.005
Mesh Mode=MeshBuild
# Grade no eixo z #
z.plane max.spacing=1e6 max.ratio=1.5
z.plane z="$hg" spacing=0.100
z.plane z="$hfin" spacing=0.001
z.plane z="$hss" spacing=0.001
z.plane z=(${hss}/2)+${hss} spacing=0.005
z.plane z=0.0000 spacing=0.020
z.plane z=-${hss} spacing=0.010
z.plane z=-${hfin} spacing=0.002
z.plane z=-( ${hfin}+${hfin} ) spacing=0.100
z.plane z=-( ${hbox} ) spacing=0.100

structure outf=FF_L150-H100-W030_msh.str
go atlas
quit

```

**APÊNDICE D - ARQUIVO PARA SIMULAÇÃO DO DISPOSITIVO 3D SOB  
CAMPOS MAGNÉTICOS**

Descrição do código de entrada do simulador Atlas utilizado para simulação dos dispositivos FinFET tridimensionais submetidos à campos magnéticos.

```
#####
# FinFET      L = 150nm  H = 100 nm  W = 30 nm  #
#####
# Inicia o Atlas #

go atlas

# Carrega a estrutura #
mesh infile=FF_L150-H100-w030_EXT_msh.str

# Define a concentracao da dopagem #
# Aleta
DOPING uniform conc=1e15 p.type reg=3

# Extensao de Dreno
doping uniform conc=1e20 n.type reg=4

# Extensao de Fonte
doping uniform conc=1e20 n.type reg=5

# Define a carga de interface separadamente nas interfaces "front and back oxide" #
interf qf=5e10 region=2

# Define a funcao trabalho da porta #
contact name=gate      workfunction=4.785
contact name=substrate workfunction=4.95
contact name=drain     CON.RESIST=1E-8
contact name=source    CON.RESIST=1E-8

# Salva estrutura #
#structure outf=FF_L150-H100-w030_EXT_BX-001_001.str

# Seleciona os modelos #
model analytic fldmob fermi ni.fermi print auger bgn consrh temp=300 BY=-0.1

# Define os metodos #
method newton autonr bicgst dvlimit=1 maxtraps=6 atrap=0.1
output      E.MOBILITY H.MOBILITY

# Inicia a simulacao #
# Especifica a solucao inicial
solve init
#save outf=FF_L150-H100-w030_EXT_BX-001_ini.str master

# Polariza o dreno
solve vdrain=0.010 vstep=0.010 vfinal=0.050 name=drain

# Inicia o log
log outf=FF_L150-H100-w030_EXT_BX-001_000.log master
#save outf=FF_L150-H100-w030_EXT_BX-001_000.str master

# Polarizacoes do gate
solve name=gate vgate=0.000 vfinal=0.500 vstep=0.020
#save outf=FF_L150-H100-w030_EXT_BX-001_050.str master
solve name=gate vgate=0.520 vfinal=0.800 vstep=0.020
#save outf=FF_L150-H100-w030_EXT_BX-001_080.str master
solve name=gate vgate=0.820 vfinal=1.200 vstep=0.020
save outf=FF_L150-H100-w030_EXT_BX-001_120.str master



# Fim do log
log off

# Fim #
quit
```

**APÊNDICE E - IMAGEM DO CIRCUITO INTEGRADO COMPLETO**

Imagem do circuito integrado definido no projeto, fabricado com a tecnologia AMI05 e utilizado nas medições.

HotPlot v9.0.0.0  
 Submitted by user: eletrica from node: localhost, localdswain on Fri, Jul 25 14:26:03 2014  
 Library -- NA -- Cell -- Navod Setup -- hotplot setup.p Strip: 1 of 1  
 Bounds -- LL: 0 0 1879 99 UR: 11027 0 3699 99 Rse -- 140 90 Angle -- 0  
 Layer information -- 1x 33x 42x 43x 44x 45x 46x 47x 48x  
 49x 50x 51x 52x 61x 62x



**APÊNDICE F - IMAGEM DO CIRCUITO INTEGRADO COMPLETO**



**APÊNDICE G - DESENHO DE CONJUNTO DO DISPOSITIVO DE MEDIÇÃO**

Desenho técnico mecânico utilizado para a construção do dispositivo.

