Nanoeletrônicos e Circuitos Integrados

URI Permanente desta comunidade

https://repositorio.fei.edu.br/handle/FEI/714

Navegar

Agora exibindo 1 - 20 de 124

Impacto da utilização de transistores GC SOI MOSFET como espelhos de correntes para a obtenção de fontes de corrente de alto desempenho em circuitos integrados
(2007) Santos, André de Almeida
Neste trabalho é apresentado o estudo do impacto da utilização de transistores fabricados a partir da tecnologia SOI com dopagem assimétrica na região de canal (Graded- Channel - GC SOI MOSFET) em espelhos de corrente operando como fontes de corrente, nas arquiteturas já conhecidas da literatura como Fonte Comum, Wilson e Cascode. Para esta avaliação foram usadas simulações numéricas-bidimensionais e analíticas, além de comparações com resultados experimentais obtidos neste trabalho, tendo como figuras de mérito a Precisão de Espelhamento, a Excursão de Saída, a Resistência de Saída e a avaliação do Tempo de Estabilização dos espelhos de corrente. Através das simulações e das comprovações experimentais, foi possível observar as vantagens em se utilizar espelhos de corrente com transistores GC SOI, garantindo uma melhor precisão de espelhamento, causada pela menor influência de modulação do comprimento de canal, devida à redução da condutância de dreno dos dispositivos GC SOI. Com isso, um aumento de até 3 vezes na resistência de saída foi obtido. Estes efeitos serão apresentados em todas as arquiteturas de espelhos de correntes estudadas. Os resultados da análise da excursão de saída dos espelhos de correntes apresentaram uma melhora ainda mais promissora. Em todas as arquiteturas, a excursão de saída apresentou um aumento, em alguns casos superiores a 50%, comparando com os espelhos de corrente formados por transistores SOI Convencionais. Este efeito é devido ao aumento da tensão de ruptura nos dispositivos GC SOI, além da menor tensão de saturação para uma corrente constante. As medidas experimentais feitas neste trabalho comprovaram a tendência dos valores obtidos nas simulações de precisão de espelhamento, excursão de saída e de resistência de saída para dispositivos de comprimento de canal de L=2µm. Utilizando simulações numéricas bidimensionais, foi feito também um estudo do Tempo de Estabilização do espelho de corrente. Em todas as arquiteturas estudadas, os espelhos de corrente que trabalharam com os dispositivos GC SOI apresentaram uma diminuição significativa, da ordem de até 30%, associada ao aumento expressivo da transcondutância nos dispositivos GC SOI. Em termos gerais, a utilização do dispositivo GC SOI nas estruturas de espelhos de corrente conhecidas foi uma excelente alternativa para obtenção de fontes de corrente de alto desempenho para circuitos analógicos
Domótica inteligente: automação residencial baseada em comportamento
(2007) Sgarbi, Julio André
A automação reseidencial evoluiu muito nos últimos anos, entretanto pouco destaque é dado à automação residencial baseada no comportamento dos habitantes. O sistema proposto ABC+ (Automação Baseada em Comportamento) foi desenvolvido par observar e aprender regras em uma casa de acordo com o comportamento de seu habitante, utilizando o conceito de aprendizado com regras de indução. O principal problema abordado neste trabalho foi desenvolver um sistema simples e amigável que abrange as várias particularidades envolvidas na automação inteligente de uma residência, tais como as seqüências causais de eventos, que geram regras indesejáveis; a inserção de novas regras para os habitantes, sem causar desconforto aos mesmos; os diferentes perfis de habitantes e ambioentes, entre outros. As experiências forma feitas através de dois simuladores desenvolvidos para se comprovar primeiramente o correto funcionamento do sistema proposto e posteriormente observar o comportamento dos sitema e suas variáveis quando à ação de um agente (habitante)
Estudo da tensão de limiar e inclinação de sublimiar em transistores SOI FinFETs de porta dupla e porta tripla
(2007) Andrade, M. G. C.
Estudo da linearidade em transistores SOI de porta dupla com estrutura de canal gradual
(2007) Doria, R. T.
Neste trabalho é apresentado um estudo da não-linearidade introduzida por dispositivos de porta circundante (GAA), com e sem a presença da estrutura de canal gradual (GC). Esta estrutura é assim denominada por exibir dois perfis de dopagem no interior do canal, de maneira a preservar a dopagem natural da lâmina na região próxima ao dreno, com o intuito de minimizar o campo elétrico. A estrutura GAA, por sua vez, consiste em um transistor de porta dupla e, por isso, apresenta uma série de vantagens derivadas do maior controle das cargas na região do canal. Ao se unir ambas estruturas, percebe-se uma série de características que fazem do dispositivo resultante interessante para aplicações analógicas. Logo, uma série de simulações do processo de fabricação e do dispositivo foram executadas, sendo as primeiras com o intuito de garantir o perfil de dopantes condizente com a realidade e, as demais para a obtenção das características corrente (I) versus tensão (V) dos dispositivos operando como amplificadores (em regime de saturação) e como resistores (em regime linear). Na análise em regime linear, foram estudadas também estruturas balanceadas 2 e 4 dispositivos (2-MOS e 4-MOS). A partir das curvas resultantes, foram determinadas as distorções harmônicas total do terceiro harmônico, que são fatores decisivos em aplicações analógicas. Estas foram obtidas para dispositivos com comprimentos de canal (L) de 1, 2, 3 e 10 µm, sendo os três primeiros em regime de saturação e o último em regime linear. Várias razões LLD/L foram simuladas. Os resultados obtidos na saturação mostraram melhor linearidade nas curvas do GC GAA, em relação às do GAA convencional, de modo que, o GC GAA chega a apresentar uma melhora na distorção harmônica total (THD) de 30 dB em alguns dispositivos, a qual é impulsionada pelo ganho do GC, que pode ser até 50 vezes maior que o obtido em transistores GAA convencionais, associada à melhora decorrente da região fracamente dopada. Na análise em região triodo, por outro lado, a vantagem obtida com o uso do GC GAA é claramente percebida em estruturas balanceadas, sendo que, nas estruturas 2-MOS é permitida a redução na tensão de alimentação mantendo a linearidade constante, enquanto que no 4-MOS o ganho em THD chega a 5 dB.
Estudo da distorção harmônica em transistores de porta circular usando tecnologia SOI CMOS sub-micrométrica de 0,13um
(2008) Dantas, L. P.
Neste trabalho é apresentado o estudo comparativo de distorção harmônica entre transistores SOI nMOSFEts parcialmente depletados de porta de geometria circular e convencional, operando na região de saturação e em temperatura ambiente. Para tanto, são utilizados transistores com comprimento médio de canal igual a 1 um e óxido de porta igual a 2,5 nm. O transistor de porta circular apresenta assimetria entre as regiões de dreno e fonte, podendo assim ser polarizado de duas formas diferentes, denominadas de configuração de dreno externo e dreno interno. Uma outra característica do transistor circular, que não é observada nos transistores convencionais, é a ocorrência da corrente de dreno na direção radial. Para este trabalho foram executadas medidas experimentais e simulações numéricas tridimensionais para determinação das curvas características dos transistores [corrente de dreno em função da tensãod e porta (Ids x Vgs) e corrente de dreno em função da tensão de dreno (Ids x Vds)]. Toda análise da distorção harmônica foi feita aplicando-se o método da Função Integral (IFM), que permite a determinação de ditorção harmônica total (THD) e da distorção do segundo (HD2) e terceiro (HD3) harmônicos, usando-se apenas as curvas características de corrente contínua (DC) dos dispositivos. Essa análise mostrou, através da figura de mérito dividido pelo ganho em malha aberta (Av)] em função da razão da transcondutância (gm) sobre Ids do SOI nMOSFET de porta de geometria circular operando em configuração de dreno exrerno é menor do que na configuração de dreno interno e também que a configuração convencional do SOI nMOSFET. Isso faz com que o SOI nMOSFET de porta de geometria circular operando em configuraçção de dreno externo seja uma execelente alternativa em aplicações de circuitos integrados analógicos.
Estudo comparativo do comportamento da corrente de fuga em transistor SOI MOSFET convencional e de porta dupla operando em altas temperaturas
(2008) Gutierrez, A. B.
Este trabalho apresenta estudo referentes ao comportamento da corrente de fuga do dreno para o transistor SOI MOSFET de porta dupla (pd) em comparação com transistor SOI MOSFET convencional (pc), operando desde a temperatura ambiente até 350 C. Os resultados obtidos neste trabalho foram realizados através do simulador ATLAS, utilizando a simulação bidimensional, onde foram analisados os seguintes parâmetros que serviram para o estudo da corrente de fuga do dreno: a influência da variação da espessura do filme de silício (tsi) na corrente de fuga, a influência do comprimento do canal (L) do transistor na corrente de fuga, a influência da variação da tensão de dreno (Vds) para a corrente de fuga, estudo das densidades da corrente e a sua composição (elétrons e lacunas) em função das variações mencionadas anteriormente ao longo do filme de silício de cada uma das estruturas aplicadas, o estudo da corrente de fuga variando a polarização do substrato para o transistor SOI nMOSFET convencioanl e a variação da polarização de uma das portas do SOI nMOSFET porta dupla mantendo a outra corrente
Estudo do HALO em transistores SOI MOSFETs ultra-submicrométricos em função da temperatura
(2008) Arrabaça, J. M.
Neste trabalho é apresentado o estudo da influência do HALO em transistores SOI parcialmente depletado (PD SOI MOSFET). A partir das características do processo de fabricação da estrutura do HALO e do auxílio de um simulador numérico bidiomensional foram realizadas simulações para os transistores com diferentes comprimentos de canal no intervalo de 10um à 0,08um, com concentração de dopantes na região de HALO variando de 8,0 x10 cm3, com ângulo de implantação na região de HALO de 90º à 50º e com temperaturas de operação destes dispositivos de 300K à 100K. Primeiramente foram realizadas as simulações numéricas em temperatura ambiente de forma a se obter a concentração de dopantes a o ângulo de implantação que melhores se ajustassem aos resultados experimentais e, em então se reduziu à temperatura de operação do dispositivo. Em seguida foram realizadas as medidas experimentais para os dispositivos PD SOI MOSFETs com e sem HALO operando em temperatura ambiente e em baixas temperaturas para diversos comprimentos de canal. Após a obtenção dos dados foram extraídos os parãmetros elétricos, tensão de limiar (Vth) e inclinação de sublimiar (S), para o dispositivo PD SOI MOSFETe foi observado que o ângulo e a concentração de dopantes que melhor se ajustaram aos dados experimentais foi de 60º e 3,0 x10 cm3, respectivamente. Com a definição da concentração de dopantes e do ângulo de implantação do HALO foi reduzida a temperatura de operação e notou-se que a tensão de limiar dos dispositivos com e sem HALO apresentam melhora em até 13%, minimizando assim o efeito de canal curto reverso. Na proposta de otimização da estrutura do HALO, para se obter uma menor variação da tensão de limiar, foi determinado que o ângulo ideal para a implantação do HALO de 50º e que para a faixa de dopagem entre 1,2 x10 cm3 e 1,8 x 10 cm3 os dispositivos são imunes aos efeitos de canl curto e canal curto reverso.
Estudo comparativo do ruído flicker (1/f) entre amplificadores operacionais de transcondutância utilizando tecnologia convencional e de canal gradual (GC) SOI nMOSFET
(2008) Gomes, R. L.
Este trabalho tem por objetivo descrever a metodologia de desenvolvimento de projeto e realizar a caracterização elétrica em corrente contínua (CC) e alternada (AC), por simulação SPICE, de um amplificador operacional de transcondutância (Operational Transconductance Amplifier, OTA) SOI CMOS para operar em freqüências da ordem de dezenas de megahertz. A metodologia de projeto para a determinação das dimensões dos transistores desse circuito integrado analógico está baseada na curva da razão da transcondutância pela corrente entre dreno e fonte (gm/IDS) em função da razão da corrente entre dreno e fonte pela razão da largura sobre o comprimento de canal do transistor [IDS/(W?L)]. Além disso, outro objetivo deste trabalho é realizar o estudo comparativo do ruído flicker (1/f) em OTAs que são implementados com tecnologia SOI nMOSFET Convencional e Graded Channel (GC)
Estudo de transistores SOI MOS de perfil trapezoidal através de simulação numérica tridimensional
(2008) Martins, Luiz Gustavo Pereira
Os dispositivos SOI MOS de múltiplas portas estão entre os transistores não planares de melhor desempenho, uma vez que, ao possuir o canal envolvido por mais de uma porta é maior o controle sobre as cargas no interior do canal, minimizando os efeitos causados pela redução das dimensões (escalamento). No processo de fabricação destes dispositivos podem ocorrer variações geométricas que eventualmente influenciam seu funcionamento elétrico. Neste trabalho é apresentado um estudo das características elétricas de dispositivos de portas triplas, não planares, construídos sobre substratos SOI, quando submetidos a variações geométricas de inclinação das paredes laterais e da variação de concentração de dopantes na região ativa. Foi executada uma série de simulações numéricas tridimensionais com o intuito de levantar as curvas características de corrente versus tensão dos dispositivos. A partir das curvas resultantes, foram determinadas as tensões de limiar (VTh), inclinações de sublimiar (S),transcondutâncias (gm) e condutâncias de dreno (gd). Os resultados obtidos mostraram que tanto o ângulo de inclinação das paredes laterais, como a concentração de dopantes no silício influem diretamente no desempenho dos transistores. Além da análise dos parâmetros elétricos obtidos através de simulações numéricas, também é apresentada uma extensão do modelo analítico tradicional de corrente de dreno, aplicável diretamente a transistores de paredes inclinadas. Trata-se de uma expressão fechada da corrente em função do ângulo e da polarização, para a região de saturação. O modelo é verificado comparando-se sua saída com dados de simulação.
Modelagem analítica de transistores SOI de canal gradual com porta dupla
(2008) Ferreira, Francisco Antonio Lunalvo Porfida
Apresenta-se neste trabalho o desenvolvimento de um modelo analítico para transistores nMOSFET de porta dupla (Double-Gate - DG) com canal gradual (Graded-Channel - GC) fabricados em tecnologia Silício sobre Isolante (Silicon-On-Insulator SOI), válido desde o regime de inversão fraca até a inversão forte. A estrutura de porta dupla permite o melhor controle das cargas no canal, resultando em menor ocorrência de efeitos de canal curto, inclinação de sublimiar próxima do ideal, maior corrente de dreno e maior transcondutância. A estrutura de canal gradual consiste na utilização de uma concentração de dopantes assimétrica na região de canal, ou seja, o canal é dividido em duas regiões com concentrações de dopantes distintas, cada qual com seu comprimento, sendo que a região próxima ao dreno possui a concentração de dopantes menor, o que minimiza o campo elétrico perto do dreno. Unidas, estas estruturas apresentam uma série de características desejáveis a circuitos analógicos, como uma significativa melhora na condutância de dreno o que leva a uma maior tensão Early, proporcionando um maior ganho intrínseco. Através do uso de modelos analíticos disponíveis na literatura para transistores de porta dupla, considerando uma estrutura equivalente representada por dois transistores de diferentes concentrações de dopantes ligados em série com portas curto-circuitadas, cada dispositivo simulando uma região do canal do transistor DG GC SOI nMOSFET, obteve-se um primeiro modelo da estrutura completa, de forma iterativa. Comparações entre este modelo iterativo e simulações numéricas bidimensionais demonstraram um excelente ajuste, com erro máximo de 11 %, obtido na curva de transcondutância em função da tensão de porta. Observou-se também que este modelo equivalente ofereceu ótimo ajuste quando comparado a resultados experimentais, com erro máximo de 7 %, novamente na curva de transcondutância. A partir da validação do modelo equivalente frente a resultados de simulação e experimentais, este modelo foi utilizado como base para o desenvolvimento de um modelo analítico. O modelo analítico desenvolvido foi também comparado a simulações bidimensionais e resultados experimentais, apresentando um ótimo ajuste nas características de corrente de dreno versus tensão aplicada e suas derivadas, em todos os regimes de operação.
Avaliação do comportamento elétrico de capacitores MOS em altas temperaturas
(2008) Ziliotto, A. P. B.
Este trabalho apresenta o estudo do comportamento do capacitor da tecnologia MOS por meio da análise da curva característica da capacitância em função da tensão de polarização aplicada à porta do dispositivo, operando em alta freqüência e exposto a temperaturas de até 300ºC. É feita a variação de algumas características físicas do capacitor MOS, como concentração de dopantes que compõe o substrato do dispositivo, o tipo do material de porta e de substrato, com o objetivo de verificar os efeitos provocados em sua curva característica C-V e analisar as tendências de comportamento resultantes na região de inversão do capacitor, quando operando em altas temperaturas. Os resultados obtidos por meio de simulações numéricas bidimensionais demonstram a importância da escolha cuidadosa dos materiais e dopagens utilizados em cada região da estrutura MOS para que a mesma seja apropriada para operar em temperaturas elevadas sem que haja a degeneração de suas características elétricas, principalmente na região de inversão operando em alta freqüência. Apresentamos ainda resultados experimentais que confirmam as tendências observadas no comportamento do capacitor MOS em altas temperaturas obtidas através das simulações numéricas, possibilitando a explicação dos efeitos físicos que surgem neste tipo de estrutura quando submetida a temperaturas na faixa de 27ºC a 300ºC, como é o caso do estreitamento da faixa proibida e aumento significativo da concentração intrínseca do substrato de silício que influi diretamente no valor total da capacitância medida na região de inversão da estrutura MOS estudada.
Estudo do comportamento da corrente de fuga em transistores de portas circulares SOI MOSFET operando em altas temperaturas
(2008) Almeida, L. M.
Neste trabalho é apresentado um estudo da corrente de fuga em dispositivos SOI MOSFETs operando em altas temperaturas em duas estruturas geométricas: de porta retangular e de porta circular (CG). Estas estruturas são implementadas na tecnologia SOI nMOSFET parcialmente depletada, as quais serão submetidas a operarem desde a temperatura ambiente (300 K) até 573 K. O dispositivo de porta circular é assim denominado devido a toda sua estrutura possuir uma forma circular, que por sua vez, apresenta uma assimetria entre os terminais de dreno e fonte. Desta maneira, é possível utilizar duas combinações possíveis para a polarização. Para o desenvolvimento deste trabalho, uma série de simulações numéricas forma executadas para obtenção das características corrente de dreno (Ids) em função da tensão da porta (Vgs), através das quais comparamos so comportamentos dos transistores SOI MOSFET de porta retangular e os de porta circular. Como conseqüência destas simulações, forma investigados o comportamento da corrente de fuga do dreno e suas respctivas componentes em função da variação do comprimento de canal (Ifuga x L). em todos os resultados obtidos, sem exceção, foram constatadas ocorrências de dois fenômenos: dispositvos com comprimentos de canal menores (L) apresentam correntes de fuga maiores, e o CG SOI MOSFET pode apresentar comportamentos diferentes dependendo da configuração de sua polarização devido à sua assimetria. Portanto, com a intenção de investigar os motivos de ocorrerem esses fenômenos, foram avaliados os comportamentos da densidade da corrente de fuga em função da espessura do filme de silício (Jfuga x tsi) e também, a intensidade de campo elétrico do dreno em função da espessura do filme de silício (E x tsi)
Estudo da transcondutância e da razão da transcondutância sobre a corrente de dreno SOI nMOSFET de porta em formato de anel circular utilizando tecnologia SOI CMOS de 0,13 um
(2008) Silva, W. A. J.
Neste trabalho é apresentado o estudo comparativo entre o comportamento da transcondutãncia e da razão da transcondutãncia em função da corrente de dreno normalizada em função da razão de aspecto do SOI nMOSFET convencional e o de porta circular, parcialmente depletados dde tecnologia de 0,13um, que foram fabricados no IMEC Bélgica. Os efeitos de assimetria entre as regiões de fonte e dreno são considerados neste trabalho. Na primeira etapa foram realizados o tratamento e análise da parte experimental, onde pode-se notar que nas curvas da corrente de dreno normalizada versus a sobretensão de porta, para valores maiores que 600 mV, o dispositivo de porta em anel circular na configuração de dreno interno, apresenta maiores valores de corrente de dreno se comparado com os demais. Buscando-se entender este aumento, realizaou-se o logaritmo da curva da corrente de dreno normalizada pelo fator geométrico em função da sobretensão de porta, onde verificou-se que a configuração de dreno interno apresenta o efeito do transistor bipolar parasitário, para valores de Vds maiores que 200mV. Tentando confirmar este feito, realizaou-se novos ensaios, onde foi possível comprovar o efeito do transistor bipolar parasitário, determinando-se valores de acionamento e desacionamento do mesmo. Posteriormente foi determinado o valor da transcondutãncia e novamente para asm mesmas condições, verificou-se o efeito do transistor bipolar parasitário, determinando os pontos de acionamento e desacionamento. Para as curvas da razão da transcondutância sobre a corrente de dreno em função da corrente de dreno normalizada pela razão de aspecto, a qual é utilizada para aplicações analógicas, como por exemplo amplificadores operacionais de transcondutância (OTA), verificou-se que o SOI MOSFET de porta em anel circular na configuração dreno externo apresentou maiores valores nas regiões de inversão fraca e moderada, sendo ideal para aplicações de alto ganho de tensão. Na região de inversão forte, onde busca-se maiores respostas de frequência, os dispositivos circulares apresentaram resultados similares ao convencional. Na segunda etapa foram realizadas simulações numérica tridimensionais, onde verificou-se que o SOI nMOSFET de porta em anel circular na configuração de dreno externo apresentou maiores valores na região de inversão fraca e moderada, na região de inversão forte, indicada para resposta em frequência, os dispositivos circular e convencional apresentaram resultados similares.
Estudo do efeito de redução de barreira induzida pelo dreno em temperaturas criogênicas para transistores SOI ultra-submicrométricos
(2009) Silva Júnior, J. M.
Influência de variações dimensionais decorrentes do processo de fabricação sobre parâmetros elétricos de FinFETs
(2009) Bühler, R. T.
A rápida e crescente demanda por tecnologias que permitam a redução das dimensões dos transistores além dos limites físicos permitidos nos transistores planares de porta única, leva a uma nova era de dispositivos com estruturas verticais de geometrias variadas, como estruturas tridimensionais. O FinFET é um desses novos dispositivos. Este trabalho abordou alguns ods principais parâmetros elétricos envolvidos no comportamento e desempenho dos dispositivos FinFET com alertas de formato trapezoidal, destacando quais estruturas apresentam vantagens e desvantagesn de acordo com as variações decorrentes do processo de fabricação. Estudos foram realizados a partir de simulações numéricas tridimensionais de transistores FinFET com alertas de formatos trapezoidais e comprimentos de canal distintos. Foi observada a contribuição das variações dimensionais sobnre transcondutância, a condutância de saída e o ganho intrínseco de tensão que apresentou aumentos de até 1,20dB, apenas com a variação do formato de aleta. Também foram estudados outros parâmetros de suma importência, como a tensão de limiar e a inclinação de sublimiar. Os diferentes formatos de aletad, quando submetidos a uma análise AC de pequenos sinais, provaram também possuir influência sobre a frequência de ganho unitário, decorrente da mudança na capacitância de porta, devida à variação do acoplamento das cargas ativas no canal com a porta e com o substrato. Variações de até 15% na condutância de saída, como resultado da variação no formato da aleta, e de até 25%, variando-se a largura do dispositivo, foram observadas. A transcondutância possui maior dependência com o formato do dispositivo, variando até 10,11% entre alguns formatos de dispositivos. A frequência de ganho unitário obteve valor máximo para dispositivos estreitos e com canal curto, além da dependência com o formato do dispositivo. A dependência da tensão de limiar com a polarização do substrato, variando o formato do dispositivo, também foi observada. Apesar dos dispositivos terem se mostrado pouco susceptívies à variação da tensão de substrato, para alguns formatos da seção transversal a tensão de limiar apresentou variação de até 5,29%.
Estudo de efeitos de canto em transistores de porta tripla
(2009) Bechelli, R. P.
Neste trabalho são desenvolvidos estudos de efeito de canto em transistores tridimensionais do tipo SOI MOSFET com a segunda interface em depleção ou neutra, através de simulação numérica tridimensional. Foram simulados transistores tridimensionais do tipo porta tripla (triple gate) com cantos arredondados e vivos, com altura e largura da ilha de silício variando de 30 a 70nm e concentração de dopantes de 1x1016cm-3 a 1x1019cm-3. Com o auxílio dos dados simulados foram extraídas as curvas 1xV para caracterização dos dispositivos e efetuadas a comparação entre os mesmos. Foi desenvolvido um método de avaliação e comparação do efeito de canto entre dispositivos de dimensões e concentrações diferentes, baseado na comparação da concentração de portadores em diferentes cortes sobre a seção transversal dos transistores, polarizados na tensão de limiar, para baixos valores de tensão de dreno (50 mV), utilizando os dois perfis propostos no estudo: canto vivo e canto arredondado. O modelo de análise sugerido também permite identificar a existência de inversão volumétrica durante a polarização dos dispositivos. O estudo também avaliou a possibilidade a variar o raio de curvatura noc anto para que fosse possível comparar e avaliar a influência deste parâmetro nas características elétricas dos transistores simulados. É proposta uma forma de descrição de transistores tridimensionais de porta tripla e cantos arredondados, na linguagem de entrada do simulador numérico, o que facilita a variação dos parâmetros e o ajuste da grade de simulação. A partir dos resultados obtidos, conclui-se que em transistores com três portas há um aumento da densidade de corrente na proximidade dos cantos, cuja intensidade depende diretamente do raio de curvatura. Observa-se também que o efeito de canto sobre a corrente de dreno tende a ser mais intensa em transistores mais dopados. Em transitores com níveis de dopantes acima de 3x1018 cm-3 observou-se um segundo pico na segunda derivada da função IdxVg, indicando que há inversão do canto em polarização de porta diferente daquela observada para o restante do dispositivo. Identifica-se nesse estudo que a influência do efeito de canto sobre a corrente de dreno ocorre, no entanto, mesmo sem a presença desse segundo pico.
Efeito de corpo em transistores SOI de porta dupla vertical
(2009) Cattaneo, M.
Este trabalho tem como objetivo apresentar um estudo da influência da polarização de substrato ou porta inferior em dispositivos FinFET SOI com paredes paralelas e canal n, por meio de simulações numéricas tridimensionais. O FinFET possui maior controle das cargs na região ativa em relação aos transistores SOI planares, por isso é mais imune aos efeitos de canal curto. São estruturas que apresentam dimensões na ordem de dezenas de nanômetros. Os dispositivos FinFETs estudados são estruturas de porta dupla. O que se deseja, é analisar o comportamento do parâmetro da tensão limiar (Vth) para inversão na interface óxido de porta e região ativa de silício (1ª interface) do dispositivo para as variações positivas e negativas de tensão aplicada na porta inferior (sbstrato). Realiza-se uma análise da distribuição de cargas e do comportamento da tensão de limiar devido à influência das portas laterais e da porta inferior na 2ª interface do dispositivo, levando-se em consideração a variação da largura Vfin e a variação da concentração de dopagem Na. Através desta análise demonstra-se que os dispositivos FinFETs com largura (Wfin) menor apresentam uma menor influência da polarização de porta inferior na região ativa de silício, o que siginifica um menor efeito de corpo e que é caracterizado pela menor inclinação na curva característica da tensão limiar (Vth) em função da tensão de porta inferior (Vg2). Este fato traz vantagens em termos de parâmetros elétricos e características operacionais, tais como o controle de dreno pela porta, menor inclinação de sunblimiar, menor variação daamplitude da tensão de limiar e aumento no intervalo de valores de tensão de substrato em que o dispositivo permanece totalmente depletado. Além disso, observa-se que os dispositivos estudados não apresentam a 2ª interface totalmente acumulada em nenhuma condição de tensão substrato (até- 30V), quando a primeira interface encontra-se invertida. Este fato deve-se ao compartilhamento de uma regiãoativa (cantos inferiores) que pertencem às duas interfaces. Sendo assim, em função de Vg2, há condições de acumulação parcial da 2ª interface. Esta acumulaçãosurge inicialmente no centro da seção transversal e, conforme a tensão de substrato torna-se mais negativa, esta região acumulada cresce e aproxima-se dos cantos. Como consequência há leve (quantificada no trabalho) variação da tensão de limiar com Vg2, mesmo para acumulação na 2ª interface, o que não se observa em dispositivos planares. A dependência da tensão limiar com a polarização de substrato ficou bem caracterizada nos FinFETs estudados, bem como a distribuição da densidade de corrente
Simulação das características elétricas de dispositivos de efeito de campo multiportas nanométricos
(2009) Kajihara, Almir Takeo
A simulação numérica tridimensional é uma ferramenta de trabalho de uso cada vez mais freqüente, devido ao baixo custo envolvido, se comparado ao custo de produção e testes de dispositivos em laboratório. A simulação também apresenta vantagens técnicas, como a possibilidade de variação rápida de características dos dispositivos, com resposta praticamente imediata. Outra fundamental vantagem é a possibilidade de análise das principais grandezas elétricas no interior dos dispositivos, o que é praticamente impossível de se realizar experimentalmente. Este trabalho estuda características de transitores SOI de efeito de campo, em estruturas de 30nm a 70nm de largura de canal, utilizando-se de simulação tridimensional e avaliando a possibilidade de uso de modelos de confinamento quântico em transistores dessas dimensões, uma vez que tais modelos foram originalmente implementados para estruturas menores. Foram simuiladas estruturas bidimensionais com modelos de Física Clássica e com modelos de confinamento quântico (BQP e Schrodinger-Poisson), a fim de escolher a opçãp de modelo que apresenta o melhor resultado. Pode-se observar neste trabalho que o uso do modelo de confinamento quântico BQP é ideal para estruturas muito pequenas (as estruturas com larguras de 30 e 40nm foram facilmente calibradas), mas para larguras acima destas apresenta problemas de convergência e pouco ganho de qualidade. Além da avaliação do uso de modelos de confinamento quântico, explorou-se também o uso do simulador para análise da distribuição de potencial e cargas no interior do dispositivo. Foi tomado o exemplo dos dispositivos de porta tripla que, depois analisados pelos parâmetros elétricos extraídos das curvas corrente x tensão (tensão de limiar, inclinação de sublimiar e transcondutância), foram observados através de planos de corte (transversal e longitudinal) contendo concentração de portadores e potencial elétrico. Com isso, foi possível observar como as variações geométricas de alteração da inclinação das paredes laterais, variações de comprimento de canal e níveis de dopagem influencial no funcionamento do dispositivo (demonstrado neste trabalho através das variações de concentração de elétrons no canal e nas variações de parâmetros elétricos).
Estudo comparativo da tensão de limiar, comprimento efetivo de canal, resistência série de fonte e dreno e de gm/IdsxIds/(W/L) entre o cynthia e o PSG com tecnologias de canal convencional e gradual
(2009) Oliveira, D. R.
A crescente demanda por dispositivos eletrônicos integrados com baixa potência e baixa tensão motiva a comunidade científica na busca de novas tecnologias que supram estas necessidades. Atualmente, os dispositivos MOSFETs com porta circundante apresentam grande potencial para o futuro dos circuitos analógicos com baixa potência e baixa tensão. Dentre estes dispositivos destacam-se o "Pillar Surrounding Gate" (PSG), de seção transversal quadrada e o Cynthia, de seção transversal circular. Neste trabalho é apresentado o estudo comparativo entre o PSG e o Cynthia SOI nMOSFETs com tecnologias convencional e de canal gradual, visando aplicações analógicas. Para tanto, através do editor de estruturas semicondutoras DevEdit3D, foram geradas estruturas tridimensionais dos dispositivos PSG e CYNNTHIA nMOSFETs de canal convencional e gradual. No caso dos dispositivos de canal convencional, foram geradas estruturas variando-se o comprimento e a largura de canal, e para os dispositivos com canal gradual, foi variado o comprimento da região de dopagem natural ("low doped"). Devido à geometria da seção transversal do dispositivo PSG SOI nMOSFET ser quadrada, o mesmo possui forte influência dos cantos em seu comportamento, ao contrário do Cynthia SOI nMOSFET cuja seção transversal é circular e isenta de tais efeitos por não apresentar cantos, o que lhe confere um melhor controle do canal. Foram realizadas simulações numéricas tridimensionais (ATLAS), a fim de determinar as curvas características da corrente entre fonte e dreno em função da tensão entre porta e fonte dos dispositivos PSG e Cynthia de canal convencional e gradual. A partir destas curvas foi possível extrair importantes figuras de mérito tais como: tensão de limiar, inclinação de sub-limiar, resistência série, transcondutãncia e a razão da transcondutância pela corrente entre fonte e dreno normalizada em relação ao fator geométrico [gm/IDsxIDs/(W/L). Quando se observa os valores de gm/IDsxIDs/(W/L) com os dispositivos operando nas mesmas condições de polarização, verifica-se grande superioridade do dispositivo Cynthia sobre o PSG (20% nas regiões de inversão fraca e moderada), independentemente do canal ser convencional ou gradual. Comparando-se os mesmos dispositivos, porém com relação a tecnologia de canal utilizada, convencioonal ou gradual, podemos observar que os dipositivos com o canal gradual apresentam melhores valores de gm/IDsxIDs/(W/L) do que os dispositivos de canal convencional, nas regiõe de inversão fraca e moderada. Portanto, assim como os dispositivos Cynthia são superiores comparados aos dispositvos PSG, da mesma forma, quando compara-se os dispositivos de canal gradual com os dispositivos de canal convencional, verifica-se que os dispositivos de canal gradual também são superiores comparados aos dispositivos de canal convencioanl. Logoa tanto os dispositivos Cynthia, independentemente da tecnologia de canal, quanto os dispositivos de canal gradual, independemente de serem Cynthia ou SPG, são excelentes alternativas para aplicações de circuitos integrados analógicos
Efeito da tensão mecânica biaxial em transistores SOI totalmente depletados em função da temperatura
(2010) Souza, Felipe Neves
Neste trabalho é apresentado um estudo dos efeitos da tensão mecânica biaxial associada à redução de temperatura nas características elétricas de transistores SOI MOSFETs com tecnologia planar de porta única. A atenção será dedicada às características analógicas dos transistores, tais como tensão de limiar, inclinação de sublimiar, transcondutância e condutância de dreno. As estruturas foram eradas através do editor de estruturas Sentaurus Structure Editor e, posteriormente, foram realizadas imulações numéricas bidimensionais com o programa Sentaurus Device. Para a realização destas simulações foi necessário escolher e ajustar um conjunto de modelos que englobassem todos os fenômenos físicos envolvidos no funcionamento destes transistores, como o efeito do campo elétrico, ionização ncompleta dos portadores, ionização por impacto, estreitamento da faixa proibida, os efeitos da redução de mperatura na mobilidade dos portadores, entre outros. Os ajustes de modelo foram realizados de forma empírica, tendo como referência medidas experimentais. Foram obtidas as curvas de corrente de dreno em função da tensão aplicada à porta para transistores SOI convencionais e SOI tensionados biaxialmente, com comprimento de canal variando de 65 nm a 1 Fm e temperatura variando de 60 K a 300 K. A partir destas curvas foram extraídos parâmetros elétricos, como a tensão de limiar, transcondutância máxima, inclinação de sublimiar, condutância de dreno, ganho intrínseco de tensão e realizadas comparações entre os transistores SOI tensionados e convencionais, sendo este último usado como referência. Os resultados obtidos através de simulações foram comparados com resultados experimentais. A tensão mecânica apresentou uma elevação significativa da transcondutância máxima para os transistores SOI com canal tensionado em relação aos transistores SOI convencionais, indicando um aumento da mobilidade dos portadores. Os mais altos ganhos foram observados para os maiores comprimentos de canal, atingindo cerca de 75% para transistores tensionados com canal de 1 Fm operando em temperatura ambiente, aproximadamente 300 K, e chegando a quase 195% para temperatura de 100 K. Notou-se a redução da tensão de limiar com a aplicação da tensão mecânica. Não foram observadas alterações significativas na inclinação de sublimiar e nos parâmetros analógicos

Navegar

Navegando Nanoeletrônicos e Circuitos Integrados por Data de Publicação

Resultados por página

Opções de Ordenação