Surface Potential-Based Drain Current Analytical Model for Triple-Gate Junctionless Nanowire Transistors
Nenhuma Miniatura disponível
Citações na Scopus
93
Tipo de produção
Artigo
Data
2012
Autores
TREVISOLI, R D
DORIA, R. T.
DE SOUZA, Michelly
DAS, Samaresh
FERAIN, I.
PAVANELLO, Marcelo A.
DORIA, R. T.
DE SOUZA, Michelly
DAS, Samaresh
FERAIN, I.
PAVANELLO, Marcelo A.
Orientador
Periódico
IEEE Transactions on Electron Devices
Título da Revista
ISSN da Revista
Título de Volume
Citação
TREVISOLI, R D; DORIA, R. T.; DE SOUZA, Michelly; DAS, Samaresh; FERAIN, I.; PAVANELLO, Marcelo A.. Surface Potential-Based Drain Current Analytical Model for Triple-Gate Junctionless Nanowire Transistors. IEEE Transactions on Electron Devices, v. 59, n. 12, p. 3510-3518, 2012.