Please use this identifier to cite or link to this item: https://repositorio.fei.edu.br/handle/FEI/310
Title: Modelagem, simulação e caracterização elétrica da associação série assimétrica de transistores SOI
Authors: Assalti, R.
Advisor: Souza, Michelly de.
Issue Date: 2018
Abstract: Este trabalho tem como objetivo o estudo do desempenho analógico da associação série assimétrica (A-SC) composta por transistores planares e de múltiplas portas em tecnologia Silício-Sobre-Isolante (SOI). A estrutura A-SC é uma configuração composta por dois transistores de tensões de limiar distintas associados em série com as portas curtocircuitadas. Esta estrutura permite uma série de benefícios do ponto de vista analógico, tais como maior transcondutância e tensão de ruptura de dreno, além de menor condutância de dreno comparativamente aos transistores isolados de mesmo comprimento total de canal. Um dos limitantes em circuitos analógicos é o ruído de baixa frequência, que se trata de uma perturbação na corrente ou na tensão gerada pela própria estrutura física do dispositivo. Foi verificada a presença de ruído flicker na estrutura A-SC, tendo sua origem ligada às flutuações no número de portadores, bem como ruído Lorentzian. Foi provado que o ruído da estrutura A-SC é governado pelo transistor próximo à fonte, porém com ligeiro incremento do ruído comparativamente aos transistores isolados, o qual está relacionado à maior densidade efetiva de armadilhas. Foi realizada também uma comparação de desempenho entre o transistor de canal gradual (GC) e a estrutura A-SC em alguns circuitos analógicos básicos. O transistor GC apresentou maior ganho de tensão em malha aberta em amplificadores fonte comum com incremento de até 8 dB em relação à estrutura A-SC. No entanto, a estrutura A-SC exibiu um melhor desempenho em amplificadores dreno comum (ganho de tensão mais próximo da unidade) e espelhos de corrente fonte comum (maior excursão do sinal de saída e melhor precisão de espelhamento). Constatou-se que a combinação série de um transistor planar estreito próximo à fonte e de um transistor planar largo próximo ao dreno dobrou a tensão Early comparativamente à estrutura A-SC composta por transistores de mesma largura de canal. Foi também desenvolvido um modelo analítico de corrente de dreno para a estrutura ASC composta por transistores SOI MOS planares, onde uma boa concordância foi obtida tanto em função da tensão de porta quanto da tensão de dreno, com erro inferior a 11% na corrente de dreno. Em transistores de múltiplas portas com canal não dopado, tais como nanofios, observou-se que o aumento da polarização de substrato elevou a diferença entre as tensões de limiar dos nanofios próximos à fonte e ao dreno de larguras de canal distintas, incrementando o ganho de tensão em 13 dB ao variar a tensão de substrato de -12 a 12 V. Ao polarizar os nanofios em regime de sublimiar, o desempenho analógico da estrutura A-SC foi superior aos transistores isolados, especialmente com o estreitamento do nanofio próximo à fonte, sendo constatado um aumento de até 20 dB no ganho de tensão para uma mesma potência dissipada. Por fim, com os nanofios operando como amplificadores, foi obtida uma melhor linearidade para as estruturas A-SC ao considerar uma mesma amplitude do sinal de saída, onde, no melhor caso, foi possível aplicar um sinal de entrada senoidal de amplitude superior a 50 mV com reduzida distorção harmônica.
This work aims to study the analog performance of the asymmetric self-cascode (ASC) composed by planar and multi-gate transistors in Silicon-On-Insulator (SOI) technology. The A-SC structure is a configuration composed by two transistors of different threshold voltages associated in series with short-circuited gates. This structure allows for a series of benefits in the analog point of view, such as higher transconductance and breakdown voltage, in addition to lower output conductance compared with single transistors of same total channel length. One of the limitations in analog circuits is the low-frequency noise, which is a disturbance in the current or voltage generated by the physical structure of the device itself. The presence of flicker noise in the A-SC structure, having its origin linked to the carrier number fluctuations, as well as Lorentzian noise have been verified. It has been proven that the noise of the A-SC structure is governed by the transistor near the source, but with a slight increase of noise compared with the single transistors, which is related to the larger effective trap density. A performance comparison between the graded-channel (GC) transistor and the A-SC structure in some basic analog circuits has also been performed. The GC transistor has presented higher intrinsic voltage gain in common-source amplifiers with an increase of up to 8 dB in comparison with the A-SC structure. However, the A-SC structure has exhibited better performance in common-drain amplifiers (voltage gain closer to unity) and commonsource current mirrors (larger output swing and better mirroring precision). It has been noticed that the series combination of a narrow planar transistor near the source and a wide planar transistor near the drain doubled the Early voltage compared to the A-SC structure composed by transistors of same channel width. An analytical drain current model for the ASC structure composed by planar SOI MOS transistors has also been developed, where a good agreement has been obtained as a function of both the gate voltage and the drain voltage, with an error inferior to 11% in the drain current. In undoped channel multi-gate transistors, such as nanowires, it has been observed that the increase of the back-gate bias has incremented the difference between the threshold voltages of the nanowires near the source and the drain of distinct channel widths, increasing the voltage gain in 13 dB by varying the back-gate bias from -12 to 12 V. By biasing the nanowires in subthreshold regime, the analog performance of the A-SC structure has been superior to the single nanowires, especially with the narrowing of the nanowire near the source, with a 20 dB increase in the voltage gain for the same dissipated power. Finally, with the nanowires operating as amplifiers, a better linearity has been obtained for the A-SC structures when considering the same amplitude of the output signal, where, in the best case, it has been possible to apply a sinusoidal input signal of amplitude greater than 50 mV with reduced harmonic distortion
Keywords: Circuitos analógicos
Transistor de efeito de campo de metal-óxido semicondutor
Ruído
Publisher: Centro Universitário FEI, São Benardo do Campo
metadata.dc.identifier.doi: https://doi.org/10.31414/EE.2018.T.1299741
URI: https://repositorio.fei.edu.br/handle/FEI/310
Appears in Collections:Teses e Dissertações

Files in This Item:
File Description SizeFormat 
fulltext.pdf4.16 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.