Estudo da distribuição da corrente em MUGFETS e modelagem da resistência de espraiamento em FINFETS nanométricos
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Dissertação
Data
2012
Autores
Malheiro, Cristiano Tavares
Orientador
Giacomini, R.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
MALHEIRO, Cristiano Tavares. Estudo da distribuição da corrente em MUGFETS e modelagem da resistência de espraiamento em FINFETS nanométricos. 2012. 134 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da FEI, São Bernardo do Campo, 2012 Disponível em: . Acesso em: 8 nov. 2012.
Texto completo (DOI)
Palavras-chave
Transistores
Resumo
O foco deste trabalho é estudar os caminhos da corrente em transistores de múltiplas portas em três regimes de operação (sublimiar, limiar e pós-limiar) e, a partir deste estudo, analisar e modelar o efeito do espraiamento da corrente nas regiões de extensão de fonte e dreno para os dispositivos FinFET SOI de porta dupla. Examinando por onde a corrente percorre o dispositivo desde o dreno até a fonte, entende-se a origem e a composição das resistências parasitárias. Essas resistências, nos transistores FinFET, tendem a apresentar valores elevados, implicando na dificuldade em utilizar este tipo de dispositivo. Desta forma, entendida a origem das resistências parasitárias, torna-se necessário criar modelos que permitam estimá-las facilmente. Neste sentido, este trabalho apresenta um novo modelo analítico para representação da resistência de espraiamento (RSP1) em dispositivos FinFET de porta dupla, sem parâmetros de ajuste, visando um equacionamento simples e que pode ser utilizado para um maior número de dispositivos que os modelos anteriormente publicados. Os dados extraídos da simulação numérica, referentes ao estudo da resistência de espraiamento consideraram o uso de confinamento quântico para a comparação com o modelo proposto, por entender que a parcela do espraiamento é dependente da espessura do canal (xc) independentemente do valor da largura da aleta (WFIN). Os resultados obtidos por meio da modelagem proposta foram comparados com os valores extraídos da simulação numérica para três diferentes concentrações de impurezas dopantes (ND=1x1019cm-3; ND=5x1019cm-3 e ND=1x1020cm-3) nas regiões de fonte e dreno do transistor. Além disso, foram também comparados com modelos já existentes na literatura (Dixit e Parada). O novo modelo apresentou erros menores que 8% para toda a faixa de largura de aletas (WFIN) simuladas desde 16nm até 51nm, enquanto os modelos anteriores garantiram precisão apenas para alguns pontos dessa faixa. Neste trabalho, a parcela de resistência de espraiamento (RSP1) representou uma contribuição de aproximadamente 40% sobre a resistência de extensão das regiões de fonte/ dreno (REXT), o que indica que é importante considerar esse efeito na associação das resistências parasitárias.
The focus of this work is to study the current paths in multiple gate transistors for three models of operation (subthreshold, threshold and post-threshold) and from this study, to analyze and to model the spreading current effect in the source/ drain extension regions for Double-Gate SOI FinFET devices. Examining where the current runs through the device from the drain to the source, means the origin and composition of the parasitic resistances. These resistances in FinFET transistors tend to present higher values, implying the difficulty to use this type of device. Therefore, understood the origin of parasitic resistances, it is necessary to create models to estimate them easily. Thus, this work presents a new analytical model to represent the spreading resistance (RSP1) in double-gate SOI FinFET devices, without fitting parameters, aiming at a simple equation that can be used for a greater number of devices that previously published models. The data extracted from the numerical simulation for the study of spreading resistance considered the use of quantum confinement for comparison with the proposed model, understanding that the spreading parcel is dependent on the channel thickness (xc) regardless of the value of the fin width (WFIN). The results obtained by the proposed model were compared with the values extracted for numerical simulation of three different concentrations of doping impurities (ND=1x1019cm-3; ND=5x1019cm-3 e ND=1x1020cm-3) in the regions of source and drain of the transistor. Moreover, were also compared with existing models in the literature (Dixit and Parada). The new model showed errors below 8% for every fin width (WFIN) range simulated from 16nm to 51nm, whereas previous models guaranteed accurate only to a few points that range. In this work, the spreading resistance parcel (RSP1) represented a contribution of approximately 40% on the extension resistance of the source/ drain regions (REXT), which indicates that it is important to consider this effect in parasitic resistances association.
The focus of this work is to study the current paths in multiple gate transistors for three models of operation (subthreshold, threshold and post-threshold) and from this study, to analyze and to model the spreading current effect in the source/ drain extension regions for Double-Gate SOI FinFET devices. Examining where the current runs through the device from the drain to the source, means the origin and composition of the parasitic resistances. These resistances in FinFET transistors tend to present higher values, implying the difficulty to use this type of device. Therefore, understood the origin of parasitic resistances, it is necessary to create models to estimate them easily. Thus, this work presents a new analytical model to represent the spreading resistance (RSP1) in double-gate SOI FinFET devices, without fitting parameters, aiming at a simple equation that can be used for a greater number of devices that previously published models. The data extracted from the numerical simulation for the study of spreading resistance considered the use of quantum confinement for comparison with the proposed model, understanding that the spreading parcel is dependent on the channel thickness (xc) regardless of the value of the fin width (WFIN). The results obtained by the proposed model were compared with the values extracted for numerical simulation of three different concentrations of doping impurities (ND=1x1019cm-3; ND=5x1019cm-3 e ND=1x1020cm-3) in the regions of source and drain of the transistor. Moreover, were also compared with existing models in the literature (Dixit and Parada). The new model showed errors below 8% for every fin width (WFIN) range simulated from 16nm to 51nm, whereas previous models guaranteed accurate only to a few points that range. In this work, the spreading resistance parcel (RSP1) represented a contribution of approximately 40% on the extension resistance of the source/ drain regions (REXT), which indicates that it is important to consider this effect in parasitic resistances association.