Please use this identifier to cite or link to this item: https://repositorio.fei.edu.br/handle/FEI/4435
Title: Influência do potencial de substrato sobre o ruído de baixa frequência de nanofios transistores MOS
Authors: Molto, A. R.
Advisor: Pavanello, M. A.
Issue Date: 2021
Abstract: Este trabalho tem por objetivo estudar pela primeira vez o efeito da polarização de substrato sobre o ruído de baixa frequência em nanofios transistores MOS, tipo N, totalmente depletados, implementados em tecnologia SOI. São estudados nanofios de canal único e múltiplos canais, por meio de resultados experimentais e simulações tridimensionais. Pretendese aqui aprofundar os conhecimentos obtidos até então na literatura e, pela primeira vez, analisar o comportamento do ruído de baixa frequência 1/f? aplicando-se tensões ao substrato. Os resultados obtidos consideraram dispositivos nanométricos, com diversas geometrias, operando na região triodo, com comprimentos de canal (200nm, 400nm, 1µm e 10µm) e larguras de canal (15nm, 20nm, 45nm, 65nm e 105nm). Nesses dispositivos, foram aplicadas polarizações de porta e de substrato com os transistores operando desde a região próxima do sublimiar até a inversão forte, a fim de se obter as curvas DC e de ruído. Os resultados obtidos mostraram que o ruído predominante nesses dispositivos é do tipo “flicker”, com decaimento proporcional a 1/f? em baixas frequências (f = 500Hz), e em frequências maiores (500Hz < f = 10KHz) ele é sobreposto pelo ruído de geração e recombinação, com o decaimento equivalente à 1/f2. A origem do ruído, considerando o substrato aterrado, se deve, predominantemente, a variação da quantidade (N) de portadores no canal devido ao armadilhamento e desarmadilhamento na interface Si/SiO2. Para maiores tensões de porta (VGT=200mV), observou-se a influência da variação da mobilidade no ruído. O expoente ?, que compõe o ruído 1/f variou de 0,7 a 1,25, mostrando a mudança do ponto de condução para os valores mais elevados de tensão de porta e polarizações de substrato aplicados. Foi observado também, o aumento do ruído com a diminuição da largura e comprimento do canal. A diminuição da área do dispositivo, promove a redução na taxa de geração e recombinação, aumentando o ruído. Foi observado o aumento do ruído nos dispositivos, tanto para tensões positivas de substrato quanto para tensões negativas aplicadas ao substrato. Isso ocorreu para as tensões de polarização onde a condução se aproximou das interfaces inferior e superior do canal, podendo ser observado com clareza nas curvas de densidade de elétrons em função da profundidade do canal. Essa maior proximidade com as interfaces agrava o ruído devido as armadilhas existentes nessas regiões
This work aims to study for the first time the substrate polarization effect on low frequency noise in fully depleted MOS nanowire transistors, N-type, implemented in SOI technology. Single-channel and multiple-channel nanowires are studied through experimental results and three-dimensional simulations. It is intended here to deepen the knowledge obtained so far in the literature and, for the first time, analyze the behavior of low frequency 1/f? noise by applying voltages to the substrate. The obtained results considered nanometric devices, with several geometries, operating in the triode region, with channel lengths (200nm, 400nm, 1µm and 10µm) and channel widths (15nm, 20nm, 45nm, 65nm and 105nm). In these devices, gate and substrate bias were applied with transistors operating from close subthreshold region to strong inversion in order to obtain the DC and noise curves. The results obtained showed that the predominant noise in these devices is of the "flicker" type, with a decay proportional to 1/f? at low frequencies, and at higher frequencies it is superimposed by the noise of generation and recombination, with the decay equivalent to 1/ f2. The origin of the noise, considering the substrate grounded, is predominantly due to the variation in the amount (N) of carriers in the channel due to trapping and detrapping at the Si/SiO2 interface. For higher gate voltages (VGT=200mV), the influence of mobility variation on noise was observed. The exponent ?, which composes the 1/f noise, ranged from 0,7 to 1,25, showing the change of the conduction point for the higher values of applied gate voltages and substrate bias. It was also observed an increase in noise level with a decrease in the width and length of the channel. By reducing the area of device, promotes the reduction of generation and recombination rate increasing the noise. An increase in noise in the devices was observed, both for positive and negative substrate voltages. This occurred for voltages bias where the conduction approached the lower and upper interfaces of the channel, which can be clearly observed in the electron density curves as a function of the channel depth. This greater proximity to the interfaces aggravates the noise due to the traps that exist in these regions
Keywords: ruído de baixa frequência
polarização do substrato
nanofios transistores
MOS
SOI
Publisher: Centro Universitário FEI, São Bernardo do Campo
Citation: MOLTO, A. R. <b> Influência do potencial de substrato sobre o ruído de baixa frequência de nanofios transistores MOS. </b> 2021. 168 f. Tese (Doutorado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2021 Disponível em: https://doi.org/10.31414/EE.2021.T.131404.
DOI: https://doi.org/10.31414/EE.2021.T.131404
Appears in Collections:Teses e Dissertações

Files in This Item:
File Description SizeFormat 
fulltext.pdf4.24 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.