ruído telegráfico em transistores sem junções
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Dissertação
Data
2021
Autores
Picoli Júnior, M. P.
Orientador
Doria, R. T.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
PICOLI JÚNIOR, M. P. Ruído telegráfico em transistores sem junções. São Bernardo do Campo, 2021. 110 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2021 Disponível em: https://doi.org/10.31414/EE.2021.D.131335.
Texto completo (DOI)
Palavras-chave
transistores MOS sem junções,junctionless nanowires,armadilhas de interface,ruído,ruído telegráfico
Resumo
Neste trabalho é apresentado um estudo dos efeitos causados pelas armadilhas de interface em transistores MOS (Metal Oxide Semiconductor) sem junções (Junctionless Nanowire Transistors – JNTs), mais especificamente de uma vertente de seus efeitos, o ruido
telegráfico (Random Telegraph Signal – RTS). O objetivo é analisar, através de simulações numéricas, quais são os efeitos do ruído telegráfico em JNTs de diferentes larguras, avaliando as correlações entre a densidade de armadilhas de interface e os efeitos em suas propriedades elétricas, como na corrente de dreno, por exemplo.
Estes dispositivos apresentam uma concentração constante de dopantes entre a fonte e o dreno, possibilitando que se sobressaia quando comparado com transistores convencionais durante o processo de fabricação, pois evita um problema comum que é a difusão de dopantes para o interior do canal durante as implantações de fonte e dreno para transistores de tamanho reduzido (em nós tecnológicos inferiores a 20nm). Os transistores sem junções apresentam condução em modo de deplação parcial ou acumulação, o que faz com que o efeito das armadilhas em seu ruído de baixa frequência seja diferente daquele observado em transistores de modo inversão, visto que o comportamento do potencial na interface silício-óxido é diferente em ambas as estruturas. Assim, o estudo do ruído telegráfico em JNTs se faz necessário, uma vez que ajuda a entender melhor os efeitos presentes no dispositivo e pode auxiliar na escolha de técnicas aplicadas no processo de fabricação destes componentes.
Primeiramente, foram realizados estudos sobre os transistores e as tecnologias implementadas nos JNTs mais atuais. Em seguida, utilizando modelos numéricos, foram feitas simulações para diversos comprimentos de canal. Nesta dissertação de mestrado, são
apresentados resultados de simulações numéricas, validados através de resultados experimentais, onde se pode observar que o mecanismo de condução afeta de modo significativo o comportamento do RTS, uma vez que altera o campo elétrico e o potencial de superficie do dispositivo. Foi possível notar também sua depêndencia com as características elétricas e posicionamento das armadilhas de interface no interior do canal do dispostivo, onde se pode concluir que armadilhas posicionadas mais próximo à região de fonte resultam em um aumento do RTS.
This work presents a study of the effects caused by interface traps in Junctionless Nanowire Transistors, specially one of them: the random telegraphic noise. The main objective is to analyze in both ways, experimentally and numerically, this specific kind of noise, using a set of dimensions and trap densities. Through the analysis of these data, there is the expectation of finding correlations between the trap density and its effects in the telegraphic noise. The study of Junctionless Nanowire Transistors is necessary as this kind of device presents a constant doping concentration in its structure. This way, the fabrication process of Junctionless devices is easier than the one of conventional transistors, since it is not subjected to a common problem to regular devices that is the dopants diffusion into the channel region during the formation of the drain and the source regions. This problem is more noticeable in smaller devices, for technological nodes lower than 20nm. This research is particularly important as it can represent a step ahead to make viable the application of Junctionless transistors to commercial circuits, since it aims to promote a better understanding the effects present in the device. The first step of this work was the study of the recent fabrication methods and technologies used to fabricate unctionless Nanowire Transistors. In sequence, using numerical models validated through experimental data, the effects of different trap density levels to a variety of channel lengths were simulated. The obtained esults show that for different conduction mechanism, the RTS is rastically affected once the electric field and the surface potential presents different behaviors for each mechanism. Other noticeable result is its dependence on the interface traps location along the hannel region. When positioned closer to the source region, the noise value increases.
This work presents a study of the effects caused by interface traps in Junctionless Nanowire Transistors, specially one of them: the random telegraphic noise. The main objective is to analyze in both ways, experimentally and numerically, this specific kind of noise, using a set of dimensions and trap densities. Through the analysis of these data, there is the expectation of finding correlations between the trap density and its effects in the telegraphic noise. The study of Junctionless Nanowire Transistors is necessary as this kind of device presents a constant doping concentration in its structure. This way, the fabrication process of Junctionless devices is easier than the one of conventional transistors, since it is not subjected to a common problem to regular devices that is the dopants diffusion into the channel region during the formation of the drain and the source regions. This problem is more noticeable in smaller devices, for technological nodes lower than 20nm. This research is particularly important as it can represent a step ahead to make viable the application of Junctionless transistors to commercial circuits, since it aims to promote a better understanding the effects present in the device. The first step of this work was the study of the recent fabrication methods and technologies used to fabricate unctionless Nanowire Transistors. In sequence, using numerical models validated through experimental data, the effects of different trap density levels to a variety of channel lengths were simulated. The obtained esults show that for different conduction mechanism, the RTS is rastically affected once the electric field and the surface potential presents different behaviors for each mechanism. Other noticeable result is its dependence on the interface traps location along the hannel region. When positioned closer to the source region, the noise value increases.