Analytical modeling of double gate graded-channel SOI transistors for analog applications
Nenhuma Miniatura disponível
Citações na Scopus
0
Tipo de produção
Artigo de evento
Data
2009-05-29
Autores
FERREIRA, F. A. L. P.
CERDEIRA, A.
FLANDRE, D.
Marcelo Antonio Pavanello
CERDEIRA, A.
FLANDRE, D.
Marcelo Antonio Pavanello
Orientador
Periódico
ECS Transactions
Título da Revista
ISSN da Revista
Título de Volume
Citação
FERREIRA, F. A. L. P.; CERDEIRA, A.; FLANDRE, D.; PAVANELLO, M. A. Analytical modeling of double gate graded-channel SOI transistors for analog applications. ECS Transactions, v. 19, n. 4, p. 139-144, May, 2009.
Texto completo (DOI)
Palavras-chave
Resumo
In this work we present the development of an analytical model for double gate (DG) Silicon-on-Insulator (SOI) nMOSFET transistor with graded-channel (GC), valid from weak inversion to strong inversion. Atlas numerical two-dimensional simulations and experimental results are used to validate the proposed model. Good agreement between simulated, modeled and experimental results is demonstrated. ©The Electrochemical Society.