Caracterização elétrica de transistores mos do tipo nanofio e nanofolha de sílicio empilhado em Temperaturas criogênicas
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Dissertação
Data
2023
Autores
Rodrigues, Jaime Calçade
Orientador
Pavanello, M. A.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
RODRIGUES, Jaime Calçade. Caracterização elétrica de transistores mos do tipo nanofio e nanofolha de sílicio empilhado em
Temperaturas criogênicas. 2023. 108 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2023. Disponível em: https://doi.org/10.31414/EE.2023.D.131617.
Texto completo (DOI)
Palavras-chave
Transistores MOS sem junções,SOI,Nanofios empilhados
Resumo
Neste trabalho é apresentado um estudo das características elétricas de transistores MOS
do tipo nanofio e nanofolha, com variação da temperatura. Na faixa entre 95K e 400K são
comparados dispositivos com diversas geometrias, tanto de largura de canal quanto de
comprimento de canal Os parâmetros analisados foram tensão de limiar, inclinação de
sublimiar, transcondutância máxima, mobilidade de baixo campo elétrico e também parâmetros
analógicos, como condutância de saída e ganho de tensão. Antes da apresentação dos resultados,
discorre-se sobre a importância da metodologia utilizada no trabalho e os diversos fatores que
impactam na qualidade dos dados obtidos, como: garantia de um alto vácuo na câmara em que
a amostra está inserida, importância da pasta térmica para garantir a máxima superficie de
contato entre amostra e porta-amostra, e, assim, assegurar o maior e melhor acoplamento
térmico, o que por sua vez, garante que a amostra mantenha-se em equilibrio térmico durante
todo o procedimento de medida. Quanto aos resultados obtidos, observa-se que a tensão de
limiar, para um mesmo dispositivo, varia de maneira linear com a temperatura e que para
dispositivos mais largos a reducao da tensão de limiar é mais brusca com o aumento da
temperatura, em dispositivos com WFin = 10nm, d(VTH/V300)/dT=-0,65 x 10-3 1/K e para
WFin=40nm d(VTH/V300)/dT =-0,77 x 10-3
1/K. A inclinação de sublimiar obtida para estes
dispositivos se manteve sempre bem próxima do mínimo teórico esperado, definido pela
equação ?? = ??????ln 10 (em 300K 60mV/déc), o que indica um fator de corpo próximo a unidade,
independentemente da geometria do dispositivo. A mobilidade dos portadores aumenta com o
descréscimo da temperatura e essa variação também é acentuada em dispositivos mais largos,
para WFin = 10nm, d(µn/µn,300K)/dT=-1,71 x 10-3 1/K e para WFin=40nm d(µn/µn,300K)/dT =-2,2 10-3 1/K. Como em disposivos mais largos a condução lateral, que ocorre no plano 110, tem
menos influência na corrente total do que em dispositivos estreitos, essas variações se tornam
mais evidentes, já que a condução na faixa central que ocorre no plano 100, tem maior
participação relativa na condução total. Quanto aos parâmetros analógicos nota-se uma fraca
dependência de AV com a temperatura, com variação de até 2,5dB ao longo da faixa de
temperatura estudada, entre 95K e 400K. No trabalho também é utilizado um modelo analitico
que estima a tensão de limiar para diversos transistores tridimensionais que ajudou na
compreensão e analise dos dados
This paper presents a study of the electrical characteristics of nanowire and nanosheet MOS transistors with temperature variation. Devices with different channel widths and lengths were compared in the range between 95K and 400K. The analyzed parameters were threshold voltage, subthreshold slope, maximum transconductance, low-field mobility, and also analog parameters such as output conductance and voltage gain. Before presenting the results, the importance of the methodology used in the work and the various factors that impact the quality of the obtained data are discussed, such as ensuring a high vacuum in the sample chamber, the importance of thermal paste to ensure maximum contact area between the sample and the sample holder, and thus ensure the best thermal coupling, which in turn ensures that the sample remains in thermal equilibrium throughout the measurement procedure. Regarding the results, it was observed that the threshold voltage, for the same device, varies linearly with temperature and that for wider devices, the reduction in threshold voltage is more abrupt with increasing temperature. For devices with Wfin=10nm, d(VTH/V300)/dT = -0.65 x 10- 3 1/K and for Wfin=40nm, d(VTH/V300)/dT=-0.77 x 10-3 1/K. The obtained subthreshold slope for these devices remained always close to the expected theoretical minimum, defined by the equation S=(kT/q)ln10 (at 300K 60mV/dec), indicating a body factor close to unity regardless of the device geometry. The carrier mobility increases with decreasing temperature, and this variation is also accentuated in wider devices, for Wfin=10nm, d(µn/µn,300K)/dT=-1.71 x 10-3 1/K and for Wfin=40nm, d(µn/µn,300K)/dT=-2.2 x 10-3 1/K. As lateral conduction, which occurs in the 110 plane, has less influence on the total current in wider devices than in narrow devices, these variations become more evident, since the central band conduction, which occurs in the 100 plane, has a greater relative participation in the total conduction. Regarding the analog parameters, a weak dependence of AV on temperature was observed, with a variation of up to 2.5dB over the temperature range studied, between 95K and 400K. An analytical model is also used in the work to estimate the threshold voltage for various three-dimensional transistors, which helped in the understanding and analysis of the data
This paper presents a study of the electrical characteristics of nanowire and nanosheet MOS transistors with temperature variation. Devices with different channel widths and lengths were compared in the range between 95K and 400K. The analyzed parameters were threshold voltage, subthreshold slope, maximum transconductance, low-field mobility, and also analog parameters such as output conductance and voltage gain. Before presenting the results, the importance of the methodology used in the work and the various factors that impact the quality of the obtained data are discussed, such as ensuring a high vacuum in the sample chamber, the importance of thermal paste to ensure maximum contact area between the sample and the sample holder, and thus ensure the best thermal coupling, which in turn ensures that the sample remains in thermal equilibrium throughout the measurement procedure. Regarding the results, it was observed that the threshold voltage, for the same device, varies linearly with temperature and that for wider devices, the reduction in threshold voltage is more abrupt with increasing temperature. For devices with Wfin=10nm, d(VTH/V300)/dT = -0.65 x 10- 3 1/K and for Wfin=40nm, d(VTH/V300)/dT=-0.77 x 10-3 1/K. The obtained subthreshold slope for these devices remained always close to the expected theoretical minimum, defined by the equation S=(kT/q)ln10 (at 300K 60mV/dec), indicating a body factor close to unity regardless of the device geometry. The carrier mobility increases with decreasing temperature, and this variation is also accentuated in wider devices, for Wfin=10nm, d(µn/µn,300K)/dT=-1.71 x 10-3 1/K and for Wfin=40nm, d(µn/µn,300K)/dT=-2.2 x 10-3 1/K. As lateral conduction, which occurs in the 110 plane, has less influence on the total current in wider devices than in narrow devices, these variations become more evident, since the central band conduction, which occurs in the 100 plane, has a greater relative participation in the total conduction. Regarding the analog parameters, a weak dependence of AV on temperature was observed, with a variation of up to 2.5dB over the temperature range studied, between 95K and 400K. An analytical model is also used in the work to estimate the threshold voltage for various three-dimensional transistors, which helped in the understanding and analysis of the data