Estudo de modelos de mobilidade para simulação de dispositivos de múltiplas portas
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Dissertação
Data
2012
Autores
Perin, André Luiz
Orientador
Giacomini, R.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
PERIN, André Luiz. Estudo de modelos de mobilidade para simulação de dispositivos de múltiplas portas. 2012. 92 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário da FEI, São Bernardo do Campo, 2012
Texto completo (DOI)
Palavras-chave
Transistores
Resumo
A utilização da tecnologia SOI ajudou a melhorar a escalabilidade dos transistores mas, com a redução das dimensões, permaneceram relevantes alguns efeitos adversos e indesejáveis. Esses efeitos impulsionaram o desenvolvimento e a produção em massa de dispositivos de múltiplas portas, que possuem estruturas tridimensionais. Tais estruturas utilizam diversos planos cristalinos nas interfaces do silício com o dielétrico e, com isso, alguns parâmetros elétricos, como a mobilidade, possuem valores diferentes nas várias interfaces definidas. Neste trabalho é proposto um modelo de mobilidade de elétrons, desenvolvido com o objetivo de calcular a mobilidade em função das possíveis variações da orientação cristalina da superfície em um dispositivo tridimensional. Variações desse modelo foram aplicadas aos transistores surrounding gate CYNTHIA e triple-gate do tipo nMOS. Foi realizada a implementação do modelo em um simulador numérico tridimensional. Também foram
realizadas simulações com os dois tipos de dispositivos, os resultados comparados a valores experimentais e aos resultados de simulações feitas com o uso de modelos bidimensionais adaptados para simuladores tridimensionais, com o objetivo de calibrar o modelo e validar seus resultados. Os resultados obtidos com o uso do modelo proposto possibilitaram a visualização de parâmetros elétricos que não poderiam ser observados com o uso dos modelos bidimensionais convencionais
The use of SOI technology has helped to improve the scalability of transistors but some effects have become more relevant with this reduction in size. These effects have boosted the development and mass production of multi-gate devices, which have three-dimensional structures. The three-dimensional structures use different crystal plane orientation at the silicon-dielectric interface and, therefore, some electrical parameters, such as mobility, have different values in the different defined interfaces. This paper proposes a mobility model, developed in order to compute the mobility of the surface due to the possible variation on crystal orientation in a three-dimensional device. Variations of this model applied to a nMOS surrounding gate transistor CYNTHIA and a nMOS triple-gate transistor. The model was implemented in a three-dimensional numerical simulator, and simulations were performed with both types of devices, the results were compared with experimental values and the results of simulations using two-dimensional models adapted to three-dimensional simulator in order to calibrate the model and validate its results. The results obtained using the proposed model allowed the visualization of the electrical parameters that could not be obtained with the use of two-dimensional conventional models
The use of SOI technology has helped to improve the scalability of transistors but some effects have become more relevant with this reduction in size. These effects have boosted the development and mass production of multi-gate devices, which have three-dimensional structures. The three-dimensional structures use different crystal plane orientation at the silicon-dielectric interface and, therefore, some electrical parameters, such as mobility, have different values in the different defined interfaces. This paper proposes a mobility model, developed in order to compute the mobility of the surface due to the possible variation on crystal orientation in a three-dimensional device. Variations of this model applied to a nMOS surrounding gate transistor CYNTHIA and a nMOS triple-gate transistor. The model was implemented in a three-dimensional numerical simulator, and simulations were performed with both types of devices, the results were compared with experimental values and the results of simulations using two-dimensional models adapted to three-dimensional simulator in order to calibrate the model and validate its results. The results obtained using the proposed model allowed the visualization of the electrical parameters that could not be obtained with the use of two-dimensional conventional models