Estudo do uso da geometria de porta do tipo meio-diamante da segunda geração de estilos de leiaute não convencionais para MOSFETS
| dc.contributor.advisor | Gimenez, Salvador Pinillos | |
| dc.contributor.author | Silva, G. A. | |
| dc.coverage.area | Nanoeletrônica e Circuitos Integrados | |
| dc.date.accessioned | 2023-05-09T20:07:08Z | |
| dc.date.available | 2023-05-09T20:07:08Z | |
| dc.date.issued | 2023 | |
| dc.description.abstract | Altos recursos são desprendidos em pesquisas e muitos estudos continuam sendo realizados para reduzir as dimensões dos Transistores de Efeito de Campo Metal-Oxido- Semicondutor (Metal-Oxide-Semiconductor Field Effect Transistors, MOSFETs) a fim de melhorar suas características elétricas. Os estilos de leiaute do tipo Diamante, Octo e Elipsoidal para MOSFETs são exemplos dos inovadores formatos de porta (primeira geração), que foram patenteado no Brasil pelo Centro Universitário FEI, e que são capazes também de potencializar os desempenhos elétricos, principalmente os analógicos desses transistores, sem gerar qualquer custo extra para o atual e estabelecido processo de fabricação de Circuitos integrados (CIs) Metal-Óxido-Semicondutor Complementar (Complementary Metal-Oxide-Semiconductior, CMOS). Buscando melhorar ainda mais o desempenho elétricos dos MOSFETs, esse projeto de pesquisa visa estudar o primeiro elemento dos estilos de leiaute de porta para MOSFETs da segunda geração, isto é o “Meio- Diamante”. Esse estilo de leiaute híbrido tem por objetivo reduzir ainda mais os comprimentos de canais dos MOSFETs em relação aos que foram alcançados pelo estilo de leiaute do tipo Diamante, e portanto são capazes de reduzir ainda mais a área de silício gasta pelos CIs CMOS analógicos. Por exemplo, alguns dos principais resultados encontrados por este projeto de pesquisa mostraram que o MOSFET do tipo Meio-Diamante foi capaz de alcançar um aumento na corrente de dreno de saturação, um aumento na frequência de ganho de tensão unitário e uma redução de resistência de estado ligado de 21%, 28% e 21%, respectivamente, que aquelas encontradas pelo MOSFET do tipo retangular equivalente, considerando-se que os dispositivos apresentam as mesmas áreas de porta, as mesmas larguras de canal e as mesmas condições de polarização. Portanto, segundo os resultados obtidos por este projeto de pesquisa, o estilo de leiaute de porta do tipo Meio-Diamante da segunda geração pode ser considerado uma outra alternativa para também potencializar ainda mais o desempenho elétrico dos MOSFETs, principalmente para aquelas aplicações de CIs CMOS analógicos, sem causar qualquer custo adicional para o processo de fabricação planar que são utilizados atualmente | |
| dc.description.abstract | High resources are spent in research and many studies continue to be carried out to reduce the dimensions of Metal-Oxide-Semiconductor Field Effect Transistors (MOSFETs) in order to improve their electrical characteristics. The layout styles of the Diamond, Octo and Ellipsoidal types for MOSFETs are examples of the innovative layout styles (first generation), which were patented in Brazil by the Centro Universitario FEI, and which are also capable of enhancing the electrical performances, especially the analog ones of these transistors, without generating any extra cost for the current and established process of manufacturing Complementary Metal-Oxide-Semiconductor (CMOS) Integrated Circuits (ICs). Seeking to further improve the electrical performance of MOSFETs, this research project aims to study the first element of the second generation of layout styles for MOSFETs, namely the “Half-Diamond”. This hybrid layout style aims to further reduce the channel lengths of the MOSFETs compared to those achieved by the Diamond-type layout style, and therefore being able to further reduce the silicon die area consumed by analog CMOS ICs. For example, some of the key results found by this research project showed that the Half-Diamond type MOSFET was able to achieve a higher saturation drain current, a higher unity voltage gain frequency, and lower on-state resistance of 21%, 28% and 21% higher, respectively, than those found by the equivalent rectangular-type MOSFET, considering the same gate area, the same channel width and the same bias conditions. Therefore, according to the results achieved by this research project, the Half-Diamond layout style can be considered an alternative to enhance the electrical performance of MOSFETs, mainly for applications of analog CMOS ICs, without causing any additional cost to the planar manufacturing process that are currently used | |
| dc.identifier.citation | SILVA, G. A. <b> Estudo do uso da geometria de porta do tipo meio-diamante da segunda geração de estilos de leiaute não convencionais para MOSFETS. </b> 2023. 121 f. Tese (Doutorado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2023. Disponível em: https://doi.org/10.31414/EE.2023.T.131621. | |
| dc.identifier.doi | https://doi.org/10.31414/EE.2023.T.131621 | |
| dc.identifier.uri | https://repositorio.fei.edu.br/handle/FEI/4784 | |
| dc.language | por | |
| dc.language.iso | pt_BR | |
| dc.publisher | Centro Universitário FEI, São Bernardo do Campo | |
| dc.subject | Leiaute estilo Diamante | |
| dc.subject | Modelagem de dados | |
| dc.subject | Simulação tridimensional | |
| dc.title | Estudo do uso da geometria de porta do tipo meio-diamante da segunda geração de estilos de leiaute não convencionais para MOSFETS | pt_BR |
| dc.type | Tese | pt_BR |
Arquivos
Pacote Original
1 - 1 de 1