Estudo do efeito DIBL em função da temperatura em nanofios transistores SOI MOS de efeito de campo
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Dissertação
Data
2023
Autores
Pizzanelli, Riccardo
Orientador
Souza, Michelly de
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
PIZZANELLI, Riccardo. Estudo do efeito DIBL em função da temperatura em nanofios transistores SOI MOS de efeito de campo. 2023. 105 p. Dissertação (Mestrado em engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2023. Disponível em: https://doi.org/10.31414/EE.2023.D.131647.
Texto completo (DOI)
Palavras-chave
Nanofios transistores,DIBL
Resumo
Este trabalho apresenta um estudo comparativo da redução da barreira induzida por dreno, DIBL (Drain Induced Barrier Lowering), para os nanofios transistores SOI MOS de efeito de campo nas estruturas modo inversão e junctionless (sem junção). O principal objetivo deste traba-lho é analisar a variação do DIBL em função da temperatura na faixa entre, 300 K, 400 K, 500 K e 580 K, para diferentes larguras de canal. Para o que o estudo fosse realizado, foram feitas me-didas em amostras de transistores nanofios modo inversão e sem junção, tipo “n”, com compri-mento de canal de L = 40 nm e L = 100 nm, larguras da aleta de silício de 12 nm, 22 nm e 42 nm, altura da aleta de silício de 9 nm e tensões de dreno de VDS = 40 mV e VDS = 900 mV para ambas as estruturas que possuem dimensões idênticas. Para a análise das estruturas e seu comportamento elétrico, foi realizada a extração de parâmetros por meio de medidas experimentais nas respectivas temperaturas mencionadas acima e por meio de simulações numéricas tridimensionais. Com os dados coletados e as medidas realizadas, foi demonstrado que nanofios transistores sem junção apresentam valores menores para o DIBL do que os nanofios modo inversão, assim como, quando analisada a variação do DIBL em relação a temperatura. Comparando o DIBL em nanofios modo inversão e sem junção observa-se uma redução de 36% do efeito em favor dos transistores sem junção para o Wfin = 12 nm, 25% para o Wfin = 22 nm e 34% para o Wfin = 42 nm. Assim, quando os nanofios sem junção e modo inversão são comparados em relação ao efeito DIBL em função da temperatura, a variação sofrida pelo transistor sem junção é menor, o que indica menor depen-dência das características elétricas com a temperatura. A menor dependência com a temperatura do transistor sem junção se dá pela relação que o potencial de Fermi possui com a concentração intrínseca de portadores, concentração de dopantes e a temperatura
This work presents a comparative study of DIBL (Drain Induced Barrier Lowering), for nanowire SOI MOS field effect transistors in inversion mode and junctionless structures (junction-less). The main objective of this work is to analyze the DIBL variation as a function of temperature in the range between, 300 K, 400 K, 500 K and 580 K, for different channel widths. For the study to be carried out, measurements were made on samples of inversion mode and junctionless nan-owire transistors, type “n”, with channel length of L = 40 nm and L = 100 nm, silicon fin widths of 12 nm, 22 nm and 42 nm, silicon fin height of 9 nm and drain voltages of VDS = 40 mV and VDS = 900 mV for both structures that have identical dimensions. For the analysis of the structures and their electrical behavior, parameters were extracted through experimental measurements at the respective temperatures mentioned above and through three-dimensional numerical simulations. With the collected data and the performed measurements, it was demonstrated that junctionless transistor nanowires present lower values for the DIBL than the inversion mode nanowires, as well as, when analyzing the DIBL variation in relation to temperature. Comparing DIBL in inversion mode and junctionless nanowires, a reduction of 36% in favor of junctionless transistors is ob-served for Wfin = 12 nm, 25% for Wfin = 22 nm and 34% for Wfin = 42 nm. Thus, when the junctionless and inversion mode nanowires are compared in relation to the DIBL effect as a func-tion of temperature, the variation suffered by the junctionless transistor is smaller, which indicates less dependence of the electrical characteristics on temperature. The lowest dependence on the temperature of the junctionless transistor is due to the relationship that the Fermi potential has with the intrinsic concentration of carriers, concentration of dopants and temperature
This work presents a comparative study of DIBL (Drain Induced Barrier Lowering), for nanowire SOI MOS field effect transistors in inversion mode and junctionless structures (junction-less). The main objective of this work is to analyze the DIBL variation as a function of temperature in the range between, 300 K, 400 K, 500 K and 580 K, for different channel widths. For the study to be carried out, measurements were made on samples of inversion mode and junctionless nan-owire transistors, type “n”, with channel length of L = 40 nm and L = 100 nm, silicon fin widths of 12 nm, 22 nm and 42 nm, silicon fin height of 9 nm and drain voltages of VDS = 40 mV and VDS = 900 mV for both structures that have identical dimensions. For the analysis of the structures and their electrical behavior, parameters were extracted through experimental measurements at the respective temperatures mentioned above and through three-dimensional numerical simulations. With the collected data and the performed measurements, it was demonstrated that junctionless transistor nanowires present lower values for the DIBL than the inversion mode nanowires, as well as, when analyzing the DIBL variation in relation to temperature. Comparing DIBL in inversion mode and junctionless nanowires, a reduction of 36% in favor of junctionless transistors is ob-served for Wfin = 12 nm, 25% for Wfin = 22 nm and 34% for Wfin = 42 nm. Thus, when the junctionless and inversion mode nanowires are compared in relation to the DIBL effect as a func-tion of temperature, the variation suffered by the junctionless transistor is smaller, which indicates less dependence of the electrical characteristics on temperature. The lowest dependence on the temperature of the junctionless transistor is due to the relationship that the Fermi potential has with the intrinsic concentration of carriers, concentration of dopants and temperature