Avaliação do desempenho do transistor MOS sem junções configurado como Nanofio ou FINFET
Carregando...
Arquivos
Citações na Scopus
Tipo de produção
Tese
Data
2020
Autores
Ribeiro, T. A.
Orientador
Pavanello, M. A.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
RIBEIRO, T. A. Avaliação do desempenho do transistor MOS sem junções configurado como Nanofio ou FINFET. 2020. 168 p. Tese (Doutorado em Engenharia Elétrica) - Centro Universitário FEI. São Bernardo do Campo, 2020, Local, Ano. Disponível em: https://doi.org/10.31414/EE.2020.T.131158.
Texto completo (DOI)
Palavras-chave
Transistores
Resumo
Esse trabalho estuda como as diferentes configurações de porta dos transistores MOS sem junções afetam suas características elétricas. Foram realizadas medidas em amostras experimentais com transistores MOS sem junções variando a largura da aleta de silício, assim
como simulações numéricas tridimensionais, que foram calibradas com os resultados experimentais, utilizando os modelos que melhor se aplica a física dos dispositivos MOS sem junções. Com as simulações tridimensionais ajustadas para a largura da aleta de silício, foi feito
um estudo em função da altura da aleta do silício sobre suas características elétricas. Esses transistores podem ser configurados ou como nanofios ou como FinFETs dependendo da altura da aleta de silício. Foi obtido que transistores FinFETs MOS sem junções (altura maior que a largura da aleta de silício), tem suas melhores características elétricas para dispositivos de canal longo com largura da aleta estreita e com altura da aleta com valores maiores que 30 nm. Para os nanofios (altura e largura da aleta de silício similares) transistores MOS sem junções o melhor potencial pode ser observado com a diminuição do comprimento do canal, com largura
e altura da aleta de silício estreitos (por volta de 10 nm). A mobilidade dos dispositivos experimentais analisada pelo método do Split-CV, obtendo a mobilidade efetiva dos transistores. Foi obtido que para uma diminuição na largura da aleta de silício a mobilidade aumenta, devido a redução do espalhamento por impurezas ionizadas. Foram também
realizadas medidas em função da alta temperatura nos transistores MOS sem junções com nanofios de porta tripla a dispositivos quase planares na faixa de 300 K a 500 K. Foi analisado ela mobilidade efetiva os efeitos dos tipos de espalhamento dos portadores em função da largura da aleta de silício experimentalmente e via simulações. Foi visto que transistores quase planares sofrem menos com o efeito de espalhamento por fônons comparado aos nanofios, sendo que este último tem uma maior influência da rugosidade de superfície. Comparando os expoentes da temperatura pode-se observar que os transistores MOS sem junções sofrem mais com o efeito do espalhamento porfônons do que com efeito Coulomb em transistores com aleta de sílico estreita. Dessa forma os dispositivos com largura da aleta estreitas possuem uma maior variação da mobilidade com a temperatura comparado aos dispositivos quase planares
This work studies how the different gate configurations of junctionless transistors affects their electrical characteristics. Measurements were made on experimental junctionless transistors varying the fin width as well asthree-dimensional numerical simulations, which were calibrated with the experimental results, using the models that best apply to the physics of the junctionless devices. With the three-dimensional simulations adjusted for the fin width, a study was made based on the fin height and its electrical characteristics. These transistors can be configured either as FinFETs or as nanowires depending on the height of the silicon fin. It was obtained that junctionless FinFETs (fin height larger than the fin width), have their best electrical characteristics for long channel devices with narrow fin width and fin height with values greater than 30 nm. For junctionless nanowire transistors (similar fin height and fin width), the best potential can be seen with the decrease in the length of the channel, with narrow width and short height of the silicon fin (around 10 nm). The mobility of the experimental devices analyzed by the Split-CV method, obtaining the effective mobility of the transistors. It was obtained that for a decrease in the fin width it increases the mobility, due to the reduction of Ionized Impurity scattering. Measurements were also made due to the high temperature in triple gate junctionless nanowire transistors to almost planar devices in the range of 300 K to 500 K. It was analyzed by the effective mobility, the effects of the types of carrier scattering depending on the fin width experimentally and via simulations. It has been seen that quasi-planar transistors suffer less from the scattering effect by phonons compared to nanowires, the latter having a greater influence of surface roughness. Comparing the temperature exponents, junctionless transistors suffer more from the effect of scattering by phonons than with Coulomb effect in transistors with narrow fin width. Thus, narrow fin width devices have a greater variation of mobility with temperature compared to quasi-planar devices
This work studies how the different gate configurations of junctionless transistors affects their electrical characteristics. Measurements were made on experimental junctionless transistors varying the fin width as well asthree-dimensional numerical simulations, which were calibrated with the experimental results, using the models that best apply to the physics of the junctionless devices. With the three-dimensional simulations adjusted for the fin width, a study was made based on the fin height and its electrical characteristics. These transistors can be configured either as FinFETs or as nanowires depending on the height of the silicon fin. It was obtained that junctionless FinFETs (fin height larger than the fin width), have their best electrical characteristics for long channel devices with narrow fin width and fin height with values greater than 30 nm. For junctionless nanowire transistors (similar fin height and fin width), the best potential can be seen with the decrease in the length of the channel, with narrow width and short height of the silicon fin (around 10 nm). The mobility of the experimental devices analyzed by the Split-CV method, obtaining the effective mobility of the transistors. It was obtained that for a decrease in the fin width it increases the mobility, due to the reduction of Ionized Impurity scattering. Measurements were also made due to the high temperature in triple gate junctionless nanowire transistors to almost planar devices in the range of 300 K to 500 K. It was analyzed by the effective mobility, the effects of the types of carrier scattering depending on the fin width experimentally and via simulations. It has been seen that quasi-planar transistors suffer less from the scattering effect by phonons compared to nanowires, the latter having a greater influence of surface roughness. Comparing the temperature exponents, junctionless transistors suffer more from the effect of scattering by phonons than with Coulomb effect in transistors with narrow fin width. Thus, narrow fin width devices have a greater variation of mobility with temperature compared to quasi-planar devices