Engenharia Elétrica
URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21
Navegar
5 resultados
Resultados da Pesquisa
- Efeito de eventos únicos em transistores MOS: classificação dos eventos via redes neurais profundas(2020) Oliveira, J. A.Dispositivos eletrônicos são suscetíveis a defeitos causados por radiação ionizante, e o uso destes dispositivos é cada vez mais requisitado em aplicações embarcadas que operam em ambientes agressivos (presença de radiação) como o espaço, reatores nucleares e aceleradores de partículas. Entre os defeitos mais danosos estão os Single Event Effects (SEE). O efeito é causado por uma única partícula ionizada que, dependendo de diversos fatores, pode causar inversões lógicas em dispositivos eletrônicos digitais, ou até mesmo tornar o dispositivo inoperante. O estudo desses fenômenos é de grande importância na criação de tecnologia nacional, pois são requisitos básicos para gerar componentes resistentes à radiação. Através de experimentos inéditos no Brasil, envolvendo o Projeto CITAR (Circuitos Integrados Tolerantes à Radiação), criou-se o ambiente adequado para a realização destes estudos, pois para a reprodução destes fenômenos é necessário o uso de um acelerador de partículas que seja capaz de gerar feixes de íons pesados com baixo fluxo. Neste trabalho são avaliados os resultados obtidos do experimento de radiação de partículas ionizantes em um transistor MOSFET tipo P, incluindo a criação de uma representação simulada do dispositivo real, através da ferramenta SENTAURUS. Foram simuladas emissões de íons pesados no componente com as mesmas características dos feixes utilizados em laboratório, com a expectativa de obter-se a mesma reposta gerada pelo dispositivo real. Por fim, através de técnicas de aprendizado de máquina, foi criado um algoritmo capaz de classificar os diferentes eventos registrados durante os experimentos de campo, bem como avaliar sinais espúrios que compõe o dado obtido. Como resultado das simulações, aproximamos a simulação do dispositivo 3N163 as características elétricas apresentadas pelos dispositivos reais, e através do treinamento de uma rede neural profunda utilizando os dados medidos em campo capaz de classificação de 97% de acurácia
- Projeto, implementação e modelagem compacta de transistores MOSFET na configuração pseudorresistor para circuitos aplificadores de biosinais(2020) Pereira, C. F.Este trabalho apresenta o desenvolvimento de um macromodelo PWL (PieceWise Linear) para a simulação SPICE de um pseudorresistor. A motivação da criação do modelo surgiu do fato que os pseudorresistores não conseguem ter o seu comportamento completamente previsto pelos modelos de simulação SPICE disponíveis em algumas regiões operacionais. Como estudo de caso, para a validação do modelo criado, foi desenvolvido um sistema de detecção do complexo QRS durante a aquisição de eletrocardiograma. A variação da pseudorresistência em função da temperatura foi caracterizada e incluída no modelo. O leiaute dos circuitos foi desenvolvido para a tecnologia 8HP de 0,13 µm da Global Foundries, resultando na fabricação de um circuito integrado. Análises experimentais foram realizadas para o levantamento da curva de ganho, bem como do comportamento do tempo de recuperação do circuito frente a um transitório de tensão continua (DC) na entrada. Medidas experimentais com um sinal emulado de ECG (eletrocardiograma) também foram realizadas para a caracterização do bioamplificador como detector de QRS e os resultados obtidos foram bastante satisfatórios. Além disso, também foram realizadas as caracterizações do bioamplificador em função da variação de temperatura. Todas as medidas citadas anteriormente foram realizadas entre a temperatura ambiente e 60 ºC. São apresentados resultados de simulação SPICE para o circuito bioamplificador com o macromodelo, e os resultados obtidos são comparados com os dados experimentais que comprovam que o macromodelo desenvolvido atende à finalidade para a qual ele foi desenvolvido
- Análise da densidade de carga de inversão na condição limiar, em função da temperatura, em UTBB SOI MOSFETS(2019) Merzbahcer, N. C. C.Para suprir a crescente demanda de velocidade, desempenho e baixo consumo, a indústria de circuitos integrados tem se desenvolvido de forma agressiva nos últimos anos, consolidando a tecnologia CMOS como fator essencial para o avanço tecnológico desses dispositivos, onde a base já foi o transistor MOSFET. A tecnologia SOI (Silicon-On-Insulator) surgiu como uma alternativa para a redução das capacitâncias parasitárias de fonte e dreno, imunidade à radiação, operação em altas temperaturas e uma melhor inclinação de sublimiar. O transistor SOI UTBB (Ultra-Thin Body and Buried oxide), com corpo e óxido enterrado ultrafinos, é atualmente considerado como uma das opções possíveis para nós tecnológicos abaixo de 20 nm. Isso foi possível pois tornou-se viável alcançar baixas espessuras de óxido enterrado, por sua ótima integração entre os circuitos e por sua menor resistência térmica do óxido enterrado mais fino, bem como ao seu melhor controle eletrostático. Porém, a constante miniaturização nas dimensões físicas dos transistores faz com que estes sofram com os efeitos de canal curto (Short Channel Effects – SCE). Neste trabalho, é realizado um estudo sobre a densidade de carga de inversão na condição de limiar para temperaturas na faixa de 300 a 425K. Estudar a influência da temperatura em UTBBs é importante pois, estes dispositivos podem atingir temperaturas elevadas em condições normais de operação. O estudo é baseado na comparação de valores extraídos de simulações numéricas com modelos analíticos consolidados na literatura. Os resultados obtidos são analisados criticamente de forma a obter um modelo para a carga de inversão que tenha uma boa relação entre a precisão e a simplicidade do mesmo
- Análise das propriedades básicas do sic VDMOSFET (WBG) para aplicações de tração automotiva(2019) Feitosa, F. C.A frota veicular no mundo está passando por uma grande transição em sua matriz energética, principalmente porque governos e entidades estão preocupados com os altos níveis de poluição. Esta pesquisa foca no uso de transistores de grande largura de banda proibida (Wide Band Gap – WBG) fabricados em carbeto de silício (Silicon Carbide - SiC), particularmente o Transistor de efeito de campo de óxido metálico duplo difundido vertical (Vertical Double Diffused Metal Oxide Semiconductor Field Effect Transistor - VDMOSFET), para aplicação em tração elétrica. Trata-se de um trabalho baseado em um dispositivo em fase de inserção no mercado comercial e desenvolvido a partir de propostas de variações em dimensões e grandezas físicas, utilizando simulador numérico de dispositivos em tecnologia de desenvolvimento assistida por computador (Technology Computer-Aided Design - TCAD). Três parâmetros são focados: densidade de carga de interface, densidade de concentração de impurezas do canal e sobreposição da porta sobre o canal. Para cada um dos parâmetros foram traçadas diversas curvas de corrente de dreno versus tensão de dreno (IDS x VDS). Com estes três parâmetros são analisadas três grandezas: tensão de limiar (Vth), máxima transcondutância (máx. gm) e inclinação de sublimiar (S). Nesta pesquisa também são descritos em detalhes as características do dispositivo e os modelos matemáticos adotados para as simulações em TCAD. Este trabalho mostra a importância da eletrônica de potência para veículos elétricos (VE), qual a necessidade qual e futura dos veículos elétricos (VE) e ressalta as vantagens que o SiC VDMOSFET possui. Os dados analisados mostram que a tensão de limiar e a inclinação de sublimiar aumentam com o aumento da concentração de dopantes no canal. Já para o aumento de cargas na interface, foi observado que a tensão de limiar diminui e que o mesmo ocorre quando a porta não sobrepõem-se completamente sobre o canal. A máxima transcondutância deteriorasse com o aumento da concentração de dopantes no canal em maior grau quando comparado com o aumento da carga de interface. Todavia, a não sobreposição da porta sobre o canal deteriora drasticamente a máxima transcondutância e aumenta a inclinação de sublimiar conforme a sobreposição diminui
Dissertação Efeito de corpo em transistores SOI de porta dupla vertical(2009) Cattaneo, M.Este trabalho tem como objetivo apresentar um estudo da influência da polarização de substrato ou porta inferior em dispositivos FinFET SOI com paredes paralelas e canal n, por meio de simulações numéricas tridimensionais. O FinFET possui maior controle das cargs na região ativa em relação aos transistores SOI planares, por isso é mais imune aos efeitos de canal curto. São estruturas que apresentam dimensões na ordem de dezenas de nanômetros. Os dispositivos FinFETs estudados são estruturas de porta dupla. O que se deseja, é analisar o comportamento do parâmetro da tensão limiar (Vth) para inversão na interface óxido de porta e região ativa de silício (1ª interface) do dispositivo para as variações positivas e negativas de tensão aplicada na porta inferior (sbstrato). Realiza-se uma análise da distribuição de cargas e do comportamento da tensão de limiar devido à influência das portas laterais e da porta inferior na 2ª interface do dispositivo, levando-se em consideração a variação da largura Vfin e a variação da concentração de dopagem Na. Através desta análise demonstra-se que os dispositivos FinFETs com largura (Wfin) menor apresentam uma menor influência da polarização de porta inferior na região ativa de silício, o que siginifica um menor efeito de corpo e que é caracterizado pela menor inclinação na curva característica da tensão limiar (Vth) em função da tensão de porta inferior (Vg2). Este fato traz vantagens em termos de parâmetros elétricos e características operacionais, tais como o controle de dreno pela porta, menor inclinação de sunblimiar, menor variação daamplitude da tensão de limiar e aumento no intervalo de valores de tensão de substrato em que o dispositivo permanece totalmente depletado. Além disso, observa-se que os dispositivos estudados não apresentam a 2ª interface totalmente acumulada em nenhuma condição de tensão substrato (até- 30V), quando a primeira interface encontra-se invertida. Este fato deve-se ao compartilhamento de uma regiãoativa (cantos inferiores) que pertencem às duas interfaces. Sendo assim, em função de Vg2, há condições de acumulação parcial da 2ª interface. Esta acumulaçãosurge inicialmente no centro da seção transversal e, conforme a tensão de substrato torna-se mais negativa, esta região acumulada cresce e aproxima-se dos cantos. Como consequência há leve (quantificada no trabalho) variação da tensão de limiar com Vg2, mesmo para acumulação na 2ª interface, o que não se observa em dispositivos planares. A dependência da tensão limiar com a polarização de substrato ficou bem caracterizada nos FinFETs estudados, bem como a distribuição da densidade de corrente