Engenharia Elétrica
URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21
Navegar
7 resultados
Resultados da Pesquisa
- Simulação analítica de espelhos de corrente utilizando associação série do transistores SOI MOSFET(2020) Silva, Paulo Rodrigues daEste trabalho apresenta uma análise das vantagens da utilização de associação série simétrica (S-SC) e assimétrica (A-SC) de SOI nMOSFETs em relação ao transistor SOI MOSFET isolado (ST) em blocos analógicos básicos. Além de apresentar as características do amplificador com um único transistor, são estudados espelhos de corrente com diferentes arquiteturas. O estudo e avaliação dos resultados destes blocos analógicos básicos foram realizados através das características elétricas obtidas a partir de simulações de circuitos do tipo SPICE, utilizando o programa ICAP/4. Inicialmente, os parâmetros do modelo foram ajustados com o propósito de obter características dos dispositivos simulados semelhantes às características dos dispositivos caracterizados experimentalmente. Após os ajustes iniciais, foram simuladas as associações séries simétricas (S-SC – Symmetric Self-Cascode, associação de dois transistores com tensões de limiar idênticas) e associações séries assimétricas (A-SC –Asymmetric Self-Casode, associação de dois transistores com tensões de limiar diferentes) de SOI nMOSFETs. São apresentadas as características de corrente do dreno (IDS), transcondutância (gm), condutância de saída (gD), Tensão Early (VEA), ganho de tensão de malha aberta e relação gm/IDS em função das tensões aplicadas aos terminais dos dispositivos isolados e compostos (associações simétricas e assimétricas) com diferentes dimensões. Em seguida, as associações séries e os transistores isolados (ST – Single Transistor) foram utilizados na simulação de espelhos de corrente na configuração fonte comum e o transistor isolado com as arquiteturas Cascode e Wilson, a fim de verificar o desempenho da estrutura composta. Foi verificado que os espelhos de corrente utilizando a associação S-SC apresentaram um comportamento semelhante ao dos espelhos de corrente formados por SOI MOSFET ST, com o mesmo comprimento de canal. Comprovou-se que a associação A-SC possui um melhor desempenho elétrico em relação à associação S-SC e o ST em espelho de corrente fonte comum, como também, em relação às arquiteturas Cascode e Wilson usando transistor isolado, nas regiões de inversão fraca e moderada, devido à menor condutância de saída e, consequentemente, maior tensão Early
- Associação série assimétrica de transistores SOI MOS de camada de silício e óxido enterrado uktrafinos (UTBB) para aplicações analógicas de alto desempenho(2020) D'Oliveira, L. M.Este trabalho apresenta uma análise, realizada através de simulações numéricas bidimensionais, simulações SPICE e caracterizações experimentais, de associações série (SC), implementadas na tecnologia Camada de Silício e Óxido Enterrado Ultrafinos (Ultra-Thin Body and BOX) (UTBB). As associações são constituídas por dois transistores associados em série e conectados pelas portas, com o intuito de melhorar as figuras de mérito analógicas do transistor composto. Na tecnologia UTBB, o controle da tensão de limiar (VT ) por meio da polarização de substrato é uma vantagem para esta estrutura, que se beneficia deste tipo de assimetria entre seus transistores. No caso da Associação Série Assimétrica (Asymmetric Self-Cascode) (A-SC), a tensão de limiar do transistor próximo ao dreno deve ser sempre menor que a VT do transistor próximo à fonte, enquanto a Associação Série Simétrica (Symmetric Self-Cascode) (S-SC) tem componentes de tensão de limiar idêntica. Foram explorados os efeitos de diferentes Plano de Terra (Ground Plane) (GP), comprimentos de canal, polarizações de substrato e suas diferentes combinações no comportamento dos transistores. Foi desenvolvido um método de caracterização DC de associações série através de um código construtor de curvas I-V, o que facilitou a análise experimental de Associação Série (Self-Cascode) (SC) para implementação em novas tecnologias. Comparações entre A-SC, S-SC e transistores únicos foram utilizadas para chegar às conclusões deste projeto. Foi possível observar características analógicas melhores nos dispositivos A-SC, especialmente quando há uma maior diferença entre as VT dos transistores que a compõem
Dissertação Impacto da utilização da associação série assimétrica de transistores SOI nas características elétricas de espelhos de corrente(2015) Gomes, M. F.Este trabalho tem o objetivo de estudar o comportamento de espelhos de corrente de fonte comum implementados com Associações Séries Simétricas e Assimétricas de transistores SOI nMOSFET totalmente depletados, comparando-os com os resultados do mesmo circuito implementado com dispositivos SOI individuais. O estudo foi realizado avaliando suas características elétricas a partir de resultados adquiridos através de simulações uméricas bidimensionais e de medidas experimentais destes circuitos. Inicialmente, foram avaliadas, através de simulações numéricas bidimensionais, as características elétricas básicas de transistores SOI convencionais como tensão de limiar, efeitos de canal curto, efeitos causados por elevado campo elétrico e as características analógicas destes dispositivos. Logo após esta análise inicial, foram simuladas as associações séries de transistores SOI MOSFET, sendo elas simétricas (dois transistores com mesma tensão de limiar) e assimétricas (tensões de limiar diferentes para os dois transistores da associação). Foram demonstrados os ganhos já reportados, avaliados em estudos anteriores destas associações, tais como o aumento da transcondutância, a redução da condutância de saída e o aumento do ganho de tensão intrínseco. Também são apresentadas as características dos espelhos de corrente de fonte comum como precisão de espelhamento e os principais parâmetros que afetam esta característica em um espelho de corrente, tais como descasamento entre dispositivos do espelho de corrente, resistência e excursão de saída. Com os dispositivos analisados como transistores simples foram realizadas simulações numéricas bidimensionais através do software ATLAS para averiguar o comportamento destes em espelhos de corrente de fonte comum. Foram analisadas as características de precisão de espelhamento, descasamento entre dispositivos, resistência e excursão de saída, onde os espelhos de corrente compostos por dispositivos com associações série simétrica apresentaram comportamento semelhante ao dos espelhos de corrente formados por dispositivos SOI convencional de mesmo comprimento total de canal, com melhorias significativas somente na excursão de saída. Já os espelhos de corrente compostos por dispositivos de associações série assimétricas apresentam melhoras na excursão de saída e na resistência de saída. Posteriormente, foram realizadas simulações numéricas bidimensionais através do software ATLAS, para averiguar a influência do comprimento de canal dos dois transistores que compõem a associação série, sobre o comportamento dos espelhos de corrente de fonte comum. Para iniciar os trabalhos, foi realizada a comparação entre dispositivos SOI convencionais variando seu comprimento de canal de 1µm até 4µm e comparando estes com associações série simétricas, como também com as associações série assimétricas com mesmo comprimento total de canal (L=LS+LD, onde LS é comprimento de canal do transistor próximo à fonte e LD é o comprimento de canal do transistor próximo ao dreno). Esta comparação foi realizada através do comportamento das associações frente aos dispositivos convencionais, onde foi verificado que as associações série simétricas possuem comportamento semelhante aos transistores SOI convencionais de mesmo comprimento total de canal, porém com melhorias em algumas características como aumento da tensão de ruptura. Já as associações séries assimétricas apresentam comportamento semelhante ao do dispositivo convencional próximo à fonte e de comprimento LS, que possui alta concentração de dopantes, além de apresentar melhorias em características como transcondutância, condutância de saída e ganho de tensão, sempre quando comparados ao transistor convencional de mesmo comprimento total. Semelhantes às feitas para simulações numéricas bidimensionais, avaliando tanto transistores SOI convencionais simples como também as associações série simétrica e assimétrica aplicadas em espelhos de corrente de fonte comum, comparando estes dispositivos com as tendências obtidas através das análises realizadas para as simulações. Concluindo o estudo, comprovou-se que associações série assimétricas possuem melhor desempenho em espelhos de corrente do que transistores SOI convencionais, em parâmetros como excursão e resistência de saída, apresentando comportamento similar nos parâmetros de espelhamentoDissertação Influência de parâmetros tecnológicos e geométricos sobre o desempenho de transistores SOI de canal gradual(2015) Assalti, R.Este trabalho tem como objetivo estudar a influência de parâmetros tecnológicos, geométricos e de polarização sobre o comportamento analógico dos transistores Silício-Sobre-Isolante nMOSFET de Canal Gradual (GC SOI), comparando-os com os dispositivos SOI convencionais, a partir de resultados obtidos através de medidas experimentais e simulações numéricas bidimensionais de dispositivos e de processo. Resultados recentes de transistores GC SOI mostraram, para uma tecnologia SOI comercial totalmente depletada de 150 nm, que um comprimento da região fracamente dopada de 100 nm proporciona o maior aumento do ganho de tensão de malha aberta, independentemente do comprimento total de canal, em comparação com um transistor de canal uniformemente dopado de mesma dimensão total. De modo a confirmar a existência do comprimento da região fracamente dopada que otimiza o ganho de tensão de malha aberta para a tecnologia de 2 µm da Universidade Católica de Louvain, foi estudado o desempenho analógico dos transistores GC com variações nos comprimentos total de canal e da região fracamente dopada. A influência de parâmetros tecnológicos, tais como concentração de dopantes da região fortemente dopada, espessuras da camada de silício e do óxido de porta, também foi avaliada, mantendo em todos os casos, o transistor operando em depleção completa. Por meio de simulações, foi constatado que o aumento no valor destes parâmetros eleva o comprimento da região fracamente dopada que otimiza o ganho de tensão intrínseco. A espessura do filme de silício mostrou ser o parâmetro tecnológico que menos influencia este comprimento otimizado. O aumento da concentração de dopantes da região fortemente dopada e do comprimento total de canal permitiu o maior incremento no máximo ganho de tensão de malha aberta, sendo observada uma elevação de aproximadamente 18 e 100 dB, respectivamente. A frequência de ganho unitário melhorou significativamente com o aumento da concentração de dopantes da região fortemente dopada para longos comprimentos da região fracamente dopada, uma vez que a mais alta concentração de dopantes reduz o comprimento efetivo de canal. A influência da polarização de porta também foi analisada, sendo notado que o aumento desta provoca uma diminuição tanto do comprimento da região fracamente dopada que maximiza o ganho de tensão de malha aberta quanto do próprio ganho de tensão intrínseco. Outro parâmetro analógico analisado neste presente estudo foi a tensão de ruptura de dreno. Ao contrário do ganho de tensão intrínseco, não foi verificado deslocamento do comprimento da região fracamente dopada que otimiza a tensão de ruptura de dreno com variações da sobretensão de condução. Experimentalmente, o comprimento da região fracamente dopada para máxima tensão de ruptura de dreno se manteve em 0,5 µm, o qual é menor do que o comprimento da região fracamente dopada para máximo ganho de tensão intrínseco. Adicionalmente, foi realizada uma análise comparativa em aplicações com espelhos de corrente do tipo fonte comum entre transistores SOI uniformemente dopados e de canal gradual, e associação série de transistores SOI. Quando a associação série de transistores SOI é constituída por dois transistores de concentração de dopantes diferentes (Associação Série Assimétrica – A-SC), seu comportamento se assemelha ao transistor de canal gradual. Pela primeira vez, comprovou-se o melhor desempenho de transistores A-SC em circuitos analógicos. A associação série assimétrica e os transistores de canal gradual promoveram maiores resistência de saída e excursão do sinal de saída, bem como melhor precisão de espelhamento em espelhos de corrente fonte comum quando comparada com o mesmo circuito implementado com transistores convencionais de canal longo, com desempenho ainda superior para os espelhos de corrente formados por transistores de canal gradual.Dissertação Influência da temperatura sobre o desempenho analógico da associação série assimétrica de transistores SOI MOS(2015) D'Oliveira, L. M.Neste trabalho é apresentada uma análise dos efeitos da variação da temperatura sobre as características analógicas da associação série assimétrica (Asymmetric Self-Cascode – A-SC) de transistores nMOS implementados em tecnologia silício sobre isolante (Silicon-On-Insulator – SOI) totalmente depletada (Fully Depleted – FD). A A-SC é constituída por dois transistores associados em série e conectados pelas portas, onde o transistor onde é aplicada a polarização de dreno possui canal mais fracamente dopado que o outro, com a intenção de reduzir efeitos que degradam a condutância de saída. Esta estrutura combina os conceitos da associação em série simétrica (Symmetric Self-Cascode – S-SC), onde ambos transistores possuem mesma concentração de dopantes no canal, e do transistor de canal gradual (Graded Channel – GC), que consiste em um transistor único que possui regiões com diferentes concentrações de dopantes em seu canal. O estudo é realizado por meio de medidas experimentais, comparando transistores únicos, A-SC e S-SC, através da extração do ganho de tensão e da linearidade, entre outros parâmetros, para temperaturas entre 4,2 K a 500 K, com dispositivos de diversas dimensões e concentrações de dopantes. As vantagens promovidas pela estrutura A-SC em relação à S-SC e transistores únicos observadas e reportadas em temperatura ambiente são mantidas para temperaturas altas e baixas. Foi possível notar o aumento da transcondutância e a redução da condutância de dreno, resultando no aumento do ganho intrínseco de tensão. A variação dos comprimentos de canal mostra grande influência do transistor próximo à fonte sobre o comportamento final das curvas características extraídas e do ganho de tensão. Em baixas temperaturas, notou-se uma diferença de mais de 40 dB entre os ganhos de estruturas A-SC compostas por transistores de 0,75 µm e de A-SC compostas por transistores de 1 µm de comprimento de canal. Também foi observado que efeitos de degradação da condutância de dreno, como o efeito Kink, são reduzidos quanto menor a concentração de dopantes no canal dos transistores da associação. A análise do ganho de tensão em altas temperaturas mostra que a degradação da mobilidade resulta em melhor condutância de dreno, melhorando o ganho de tensão. Apesar disso, em temperaturas próximas à temperatura crítica, a transição da operação de um transistor totalmente depletado para parcialmente depletado degrada o ganho. A linearidade foi analisada neste trabalho usando as figuras de mérito a distorção harmônica referente ao segundo e terceiro harmônicos (HD2 e HD3). HD2 foi escolhida por ser aproximadamente equivalente à distorção harmônica total para os casos estudados, enquanto HD3 é a primeira harmônica ímpar, que pode ser muito influente em algumas aplicações, como circuitos balanceados. Observou-se que, em temperatura ambiente, os valores destes dois parâmetros apresentavam-se distantes um do outro, mas a temperatura baixa provocou queda de HD2. As estruturas A-SC mostram menor HD2 e HD3 que a S-SC de mesmas dimensões em todos os casos observados, mesmo com a redução da temperatura.Dissertação Simulação e caracterização elétrica de diodos de ultra baixa potência implementados em tecnologia SOI(2013) Mora, L. P.Os dispositivos SOI CMOS estão entre os transistores planares de melhor desempenho, graças à presença de uma camada de óxido enterrado abaixo da região ativa da lâmina, que minimiza os efeitos causados pela redução das dimensões (escalamento), aumenta a densidade de integração em lâminas de silício propiciando um menor custo de fabricação e permite uma menor capacitância parasitária associada aos dispositivos, que resulta na redução de dissipação de potência. Devido ao princípio construtivo da tecnologia SOI, é possível obter baixo consumo de potência, sem comprometer o funcionamento do dispositivo, pois o mesmo garante a manutenção da corrente direta enquanto diminui a corrente reversa e corrente de fuga, em comparação à tecnologia MOS. Nesta tecnologia, é possível implementar diodos de ultra baixa potência (Ultra Low Power – ULP). O diodo ULP consiste em uma associação série de transistores SOI, um nMOS com o dreno conectado à porta de um pMOS, e este último com a porta conectada à fonte do nMOS. Este trabalho tem como objetivo realizar a simulação e caracterização elétrica de diodos implementados utilizando transistores construídos em tecnologia SOI, sejam eles diodos MOS padrão ou diodos de ultra baixa potência. Ao longo do trabalho foram estudados diodos com diferentes concentrações de dopantes e, consequentemente, com diferentes tensões de limiar. Foram utilizados como figura de mérito, a corrente direta e reversa, relação entre correntes de condução e desligamento (ION/IOFF), e inclinação de sublimiar para avaliar o comportamento elétrico dos diodos ULP, obtidos através da combinação de transistores implementados na tecnologia de fabricação da Universidade Católica de Louvain (UCL). Verificou-se que os transistores que compõem o diodo ULP atuam de diferentes formas, sendo o nMOS responsável pela condução em corrente direta e o pMOS responsável pela condução em corrente de fuga/reversa, e que a tensão de limiar do dispositivo ULP é próxima a do transistor nMOS. Em comparação ao MOS convencional, o diodo ULP possui menor corrente de condução e menor corrente de desligamento, o que influencia diretamente no consumo de potência. Observou-se também que, existem casos em que o diodo ULP se comporta como um MOS convencional, situação esta indesejável, visto que o comportamento do dispositivo é o mesmo de um diodo composto por um único transistor com porta e dreno curto-circuitados, porém com a desvantagem de ocupar um maior espaço dentro da lâmina de silício. Isto ocorre, para valores de tensão de limiar do transistor nMOS muito altos e também para valores de tensão de limiar para transistor pMOS muito baixos.- Modelagem, simulação e caracterização elétrica da associação série assimétrica de transistores SOI(2018) Assalti, R.Este trabalho tem como objetivo o estudo do desempenho analógico da associação série assimétrica (A-SC) composta por transistores planares e de múltiplas portas em tecnologia Silício-Sobre-Isolante (SOI). A estrutura A-SC é uma configuração composta por dois transistores de tensões de limiar distintas associados em série com as portas curtocircuitadas. Esta estrutura permite uma série de benefícios do ponto de vista analógico, tais como maior transcondutância e tensão de ruptura de dreno, além de menor condutância de dreno comparativamente aos transistores isolados de mesmo comprimento total de canal. Um dos limitantes em circuitos analógicos é o ruído de baixa frequência, que se trata de uma perturbação na corrente ou na tensão gerada pela própria estrutura física do dispositivo. Foi verificada a presença de ruído flicker na estrutura A-SC, tendo sua origem ligada às flutuações no número de portadores, bem como ruído Lorentzian. Foi provado que o ruído da estrutura A-SC é governado pelo transistor próximo à fonte, porém com ligeiro incremento do ruído comparativamente aos transistores isolados, o qual está relacionado à maior densidade efetiva de armadilhas. Foi realizada também uma comparação de desempenho entre o transistor de canal gradual (GC) e a estrutura A-SC em alguns circuitos analógicos básicos. O transistor GC apresentou maior ganho de tensão em malha aberta em amplificadores fonte comum com incremento de até 8 dB em relação à estrutura A-SC. No entanto, a estrutura A-SC exibiu um melhor desempenho em amplificadores dreno comum (ganho de tensão mais próximo da unidade) e espelhos de corrente fonte comum (maior excursão do sinal de saída e melhor precisão de espelhamento). Constatou-se que a combinação série de um transistor planar estreito próximo à fonte e de um transistor planar largo próximo ao dreno dobrou a tensão Early comparativamente à estrutura A-SC composta por transistores de mesma largura de canal. Foi também desenvolvido um modelo analítico de corrente de dreno para a estrutura ASC composta por transistores SOI MOS planares, onde uma boa concordância foi obtida tanto em função da tensão de porta quanto da tensão de dreno, com erro inferior a 11% na corrente de dreno. Em transistores de múltiplas portas com canal não dopado, tais como nanofios, observou-se que o aumento da polarização de substrato elevou a diferença entre as tensões de limiar dos nanofios próximos à fonte e ao dreno de larguras de canal distintas, incrementando o ganho de tensão em 13 dB ao variar a tensão de substrato de -12 a 12 V. Ao polarizar os nanofios em regime de sublimiar, o desempenho analógico da estrutura A-SC foi superior aos transistores isolados, especialmente com o estreitamento do nanofio próximo à fonte, sendo constatado um aumento de até 20 dB no ganho de tensão para uma mesma potência dissipada. Por fim, com os nanofios operando como amplificadores, foi obtida uma melhor linearidade para as estruturas A-SC ao considerar uma mesma amplitude do sinal de saída, onde, no melhor caso, foi possível aplicar um sinal de entrada senoidal de amplitude superior a 50 mV com reduzida distorção harmônica.