Engenharia Elétrica
URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21
Navegar
8 resultados
Resultados da Pesquisa
Dissertação Impacto da utilização de transistores GC SOI MOSFET como espelhos de correntes para a obtenção de fontes de corrente de alto desempenho em circuitos integrados(2007) Santos, André de AlmeidaNeste trabalho é apresentado o estudo do impacto da utilização de transistores fabricados a partir da tecnologia SOI com dopagem assimétrica na região de canal (Graded- Channel - GC SOI MOSFET) em espelhos de corrente operando como fontes de corrente, nas arquiteturas já conhecidas da literatura como Fonte Comum, Wilson e Cascode. Para esta avaliação foram usadas simulações numéricas-bidimensionais e analíticas, além de comparações com resultados experimentais obtidos neste trabalho, tendo como figuras de mérito a Precisão de Espelhamento, a Excursão de Saída, a Resistência de Saída e a avaliação do Tempo de Estabilização dos espelhos de corrente. Através das simulações e das comprovações experimentais, foi possível observar as vantagens em se utilizar espelhos de corrente com transistores GC SOI, garantindo uma melhor precisão de espelhamento, causada pela menor influência de modulação do comprimento de canal, devida à redução da condutância de dreno dos dispositivos GC SOI. Com isso, um aumento de até 3 vezes na resistência de saída foi obtido. Estes efeitos serão apresentados em todas as arquiteturas de espelhos de correntes estudadas. Os resultados da análise da excursão de saída dos espelhos de correntes apresentaram uma melhora ainda mais promissora. Em todas as arquiteturas, a excursão de saída apresentou um aumento, em alguns casos superiores a 50%, comparando com os espelhos de corrente formados por transistores SOI Convencionais. Este efeito é devido ao aumento da tensão de ruptura nos dispositivos GC SOI, além da menor tensão de saturação para uma corrente constante. As medidas experimentais feitas neste trabalho comprovaram a tendência dos valores obtidos nas simulações de precisão de espelhamento, excursão de saída e de resistência de saída para dispositivos de comprimento de canal de L=2µm. Utilizando simulações numéricas bidimensionais, foi feito também um estudo do Tempo de Estabilização do espelho de corrente. Em todas as arquiteturas estudadas, os espelhos de corrente que trabalharam com os dispositivos GC SOI apresentaram uma diminuição significativa, da ordem de até 30%, associada ao aumento expressivo da transcondutância nos dispositivos GC SOI. Em termos gerais, a utilização do dispositivo GC SOI nas estruturas de espelhos de corrente conhecidas foi uma excelente alternativa para obtenção de fontes de corrente de alto desempenho para circuitos analógicosDissertação Dissertação Estudo experimental da resposta em frequência entre o MOSFET do tipo diamante e o equivalente convencional para as tecnologias CMOS convencioanl e SOI(2013) Leoni, R. D.As pesquisas atuais têm como objetivo a redução nas dimensões dos circuitos integrados, o que tem sido alcançado com o desenvolvimento de novas tecnologias de transistores, como por exemplo, os MOSFETs tridimensionais, (FinFETs, Surrounding Gates, entre outros). Contudo, devido a diminuição das dimensões desses dispositivos, surgem efeitos indesejados, que prejudicam o desempenho dos mesmos. Com este intuito, contudo, ainda explorando os recursos que a tecnologia planar tem a oferecer, foi criado o MOSFET com a geometria de porta hexagonal, ou também denominado de estilo de leiaute do tipo Diamante. Esta nova geometria de porta para os MOSFETs possibilita a melhoria pelo aumento na velocidade média de deriva dos portadores de carga móveis na região do canal, na corrente entre dreno e fonte, na transcondutância, no ganho de tensão de malha aberta e na frequência de ganho de tensão unitário, devido ao aumento do campo elétrico resultante longitudinal ao longo do canal, quando se compara ao MOSFET com a geometria de porta retangular equivalente, considerando a mesma área de porta e condições de polarização, tanto para a tecnologia CMOS convencional (bulk) como para a SOI. Simulações numéricas tridimensionais realizadas em trabalhos anteriores deram início a estes estudos, em que resultados do ganho dessa nova geometria de porta foram comprovados posteriormente com dados experimentais. Este trabalho tem como objetivo a comparação e o estudo experimental da resposta em frequência, entre MOSFETs do tipo enriquecimento, fabricados com geometrias de porta hexagonal e a equivalente convencional, manufaturados com duas diferentes tecnologias de fabricação de circuitos integrados, isto é, a CMOS convencional e a SOI CMOS. Um amplificador com um único MOSFET em configuração fonte comum é utilizado para o estudo comparativo experimental da resposta em frequência entre esses dispositivos com geometrias de portas diferentes. Os resultados experimentais obtidos desse estudo demonstram que houve melhorias significativas em algumas figuras de mérito tais como, no ganho de tensão em malha aberta e na frequência de ganho de tensão unitário, chegando a alcançar ganhos maiores que 100% em MOSFETs com geometria de porta hexagonal, para pequenos valores de ângulos , quando comparados à geometria de porta convencional equivalente, tanto para a tecnologia CMOS convencional como para a SOI CMOS. No entanto, observa-se uma redução na tensão Early do MOSFET com a geometria de porta hexagonal, para um ângulo menor que 126,9°, quando comparado ao MOSFET convencional equivalente, considerandose a mesma área de porta, fator geométrico e sob as mesmas condições de polarização, devido ao efeito de ionização por impacto na região de dreno dos MOSFETs do tipo Diamante, embora essa características não degrade o ganho de tensão do amplificador implementado com MOSFET Diamante em relação ao amplificador implementado com MOSFETs convencionais equivalentes..Dissertação Estudo experimental do OCTO SOI MOSFET para a implementação de circuitos integrados analógicos e digitais(2012) Fino, L. N. S.Neste trabalho é estudado o inovador dispositivo OCTO SOI MOSFET (OSM) e suas devidas perspectivas de implementação em circuitos integrados analógicos e digitais. O OSM surgiu da necessidade de melhoria de determinadas características do dispositivo Diamante SOI MOSFET (DSM) como, por exemplo, a tensão de ruptura e a robustez contra descargas eletrostáticas (ESD). A evolução do dispositivo foi visualizada alterando-se o formato das extremidades da região de porta do dispositivo DSM (de formato hexagonal para octogonal) através da devida supressão percentual, representada pelo fator de corte (c) aplicada nas extremidades da região de porta. O comportamento elétrico do OSM foi verificado através de medidas experimentais e suas características elétricas são comparadas com o dispositivo DSM, considerando-se as mesmas condições de polarização e mesmo fator geométrico (W/L) e uma segunda análise é realizada comparando-se o dispositivo OSM e o dispositivo SOI MOSFET convencional (CSM), considerando-se as mesmas condições de polarização e mesma área de porta (AG). Basicamente, os dispositivos OSMs foram construídos com diferentes fatores de corte (c) (25%, 50% e 75%) e diferentes ângulos ? (53,1°, 90° e 126,9°). A análise comparativa entre o dispositivo OSM com fator de corte (c) igual a 25% e ângulo entre dreno/canal e canal/fonte ? igual a 53,1° com o dispositivo DSM com ângulo ? também igual a 53,1°, considerando as mesmas condições de polarização e o mesmo fator geométrico apresentou os seguintes resultados a favor do OSM: +18% considerando a corrente de dreno na região de triodo, +5% considerando a transcondutância máxima e +4,89% considerando a frequência de ganho de tensão unitário. Além disso, os seguintes parâmetros do OSM apresentaram os mesmos valores que o DSM equivalente, sendo eles: a corrente de dreno na região de saturação, a corrente de estado ligado, resistência série de estado ligado, tensão Early, a razão da transcondutância pela corrente de dreno em função da corrente de dreno normalizada pelo fator geométrico e o ganho de tensão intrínseco de um único transistor. No entanto, para os parâmetros a seguir o OSM com diferentes fatores de corte (c) e ângulo ? obtiveram um comportamento elétrico inferior ao DSM equivalente, sendo eles: corrente de estado desligado (12 vezes maior), a razão da corrente de estado ligado pela corrente de estado desligado (12 vezes menor) e a corrente de fuga (10 vezes maior). Vale ressaltar que o OSM apresentou os desempenhos mencionados acima, considerando uma área de porta (AG) de 21,43% menor, quando comparado ao DSM equivalente.Dissertação Projeto de um OTA CMOS por meio de um sistema evolucionário integrado ao spice(2011) Moreto, R. A. L..O projeto de circuitos integrados analógicos é uma tarefa complexa devido ao grande número de variáveis de entrada a serem determinadas simultaneamente com o intuito de atender as inúmeras especificações de um projeto de circuito integrado analógico. Na prática, o projeto de circuitos integrados analógicos é um processo interativo e repetitivo entre o projetista e um simulador de circuitos que, devido às diversas soluções possíveis baseadas nas combinações das dimensões dos transistores, é fortemente influenciado pela experiência do projetista. Este trabalho descreve e implementa um sistema evolucionário baseado em Algoritmos Genéticos (AG) que foi integrado computacionalmente ao simulador de circuitos SPICE e tem a capacidade de buscar soluções que melhor atendam aos objetivos especificados pelo projetista. A avaliação simultânea das variáveis de entrada permite ao sistema proposto (AGSPICE) mapear o comportamento dessas variáveis em função das especificações do projeto ao longo do processo de otimização e o seu entendimento de forma mais clara. Portanto, através desse mapeamento e considerando-se uma determinada arquitetura de circuito integrado analógico, no caso o OTA CMOS, pode-se gerar um conjunto de recomendações (dicas) adicionais de projeto para auxiliar o projetista em novas especificações e, possivelmente, reduzir o tempo de desenvolvimento de um projeto de um circuito integrado analógico. Os resultados dos experimentos realizados com o sistema AGSPICE são comparados com os resultados obtidos manualmente e apresentam soluções compatíveis com aquelas descritas na literatura.- Impacto da rotação do substrato sobre as características elétricas de FINFETS de porta tripla(2016) Ribeiro, T. A.Esse trabalho estuda o transporte de portadores de carga em SOI n-FinFETs totalmente depletados de porta tripla, fabricados tradicionalmente e com a rotação do substrato em um angulo de 45º, com e sem tensão biaxial. Nos FinFETs tradicionais, o canal possui dois tipos de orientação cristalográfica sendo, {110} nas paredes laterais e {100} no topo do canal. Já com a fabricação com o substrato rotacionado, todas as orientações cristalográficas do canal ficam {100}. Para o transporte de cargas, a orientação {100} é benéfica para o transporte de elétrons, em comparação com a orientação {110}. Para analisar a influência da orientação das paredes e do topo da aleta desses dispositivos, foram extraídos e analisados os parâmetros referente a mobilidade em função da largura da aleta de silício dos FinFETs, que para larguras pequenas os parâmetros das paredes laterais são mais importantes, e com o aumento da largura, o topo da aleta passa a exercer maior influência. A caracterização elétrica foi feita, principalmente, pelo método Y-Function, com um algoritmo para melhorar a precisão. Para FinFETs com aleta de silício de 20nm, foram obtidos valores de mobilidade dos elétrons de 183 cm2/Vs em dispositivos tradicionais, em comparação com 220 cm2/Vs dos dispositivos rotacionados, que mostra a vantagem da rotação do substrato. Já para aletas de silício bem largas (570nm), a mobilidade dos elétrons tende ao valor de 145 cm2/V.s, independentemente da rotação do substrato. Foi extraída a mobilidade para dispositivos tensionados e foi obtida uma melhora relativa na mobilidade dos dispositivos tradicionais, entre 40% a 60% dependendo da largura da aleta, contra uma melhora de 20% a 40% para os dispositivos rotacionados, em comparação aos não tensionados. Foram analisados também os mecanismos de degradação da mobilidade por espalhamento de rede, espalhamento Coulomb e espalhamento por rugosidade de superfície. Pelo coeficiente de degradação linear da mobilidade obtido ser negativo, mostra uma grande degradação pelo espalhamento Coulomb. Com o coeficiente de degradação quadrático da mobilidade, pode-se analisar que a rugosidade de superfície dos dispositivos rotacionados é menor que a dos tradicionais. Porém, com a aplicação de tensão mecânica esses parâmetros variam, sendo que para os rotacionados a rugosidade aumenta, mas para os tradicionais a rugosidade diminui, em comparação com os dispositivos sem tensão mecânica. Os valores obtidos foram então comprovados por simulações tridimensionais, a fim de compreender os efeitos da orientação cristalográfica sobre a mobilidade e sua degradação. Para a calibração do simulador foram adotados valores máximos para mobilidade diferentes para o topo e as laterais dos FinFETs. No primeiro caso foram admitidos valores iguais de mobilidade no topo e nas paredes laterais, no segundo caso valores de mobilidade maiores no topo do que nas paredes laterais da aleta e no último caso, valores de mobilidade maiores nas paredes laterais do que no topo da aleta, onde nessa última combinação, os resultados obtidos pelas simulações reproduzem os mesmos resultados obtidos pelos FinFETs experimentais.
- Otimização de amplificadores operacionais de transcondutância por meio de algoritmos evolucionários(2016) Moreto, R. A. L.Os amplificadores operacionais de transcondutância (OTAs) são empregados em diversos blocos básicos da eletrônica, tais como conversores digitais-analógicos, comparadores, amplificadores, entre outros. No entanto, o projeto desses circuitos integrados (CIs) metal-óxido-semicondutor complementar (CMOS) analógicos é uma atividade complexa, pois são sistemas de múltiplas variáveis de entrada e múltiplos objetivos, apresentando muitas combinações das variáveis de entrada a serem investigadas para atender as especificações de projeto requeridas. As variáveis de entrada são tipicamente as dimensões dos transistores e as condições de polarização do CI. As especificações de projeto são geralmente o ganho de tensão, a frequência de ganho de tensão unitário, a margem de fase, o consumo de potência, entre outros. Embora as ferramentas de projeto de CIs CMOS digitais estejam bem desenvolvidas e existam diversas opções disponíveis comercialmente, há poucas ferramentas de CIs CMOS analógicos disponíveis para auxiliar os projetistas. Os objetivos iniciais desta tese são aprimorar o operador de elitismo do algoritmo genético (GA) de um sistema evolucionário, desenvolvido pelo autor, que é integrado computacionalmente ao simulador SPICE, intitulado de AGSPICE e verificar na prática a sua efetividade. Esse sistema computacional é usado no processo de otimização de amplificadores operacionais de transcondutância para posteriormente serem realizados os respectivos leiautes, fabricação e caracterização elétrica experimental. Os resultados desse estudo demonstraram que o AGSPICE é capaz de aumentar a tolerância do desempenho elétrico dos OTAs em relação às variações ambientais e do processo de fabricação CMOS de CIs, permitindo o desenvolvimento de soluções práticas com precisão e baixo tempo de projeto (inferior a uma hora). O GA não foi o único algoritmo de otimização implementado no AGSPICE. Devido à grande importância de se avaliar sua capacidade em relação a diversos algoritmos de otimização existentes na literatura, outros algoritmos de otimização da área de inteligência artificial (IA) foram adicionados ao sistema, tais como o arrefecimento simulado (SA), o algoritmo competitivo imperialista (ICA) e o algoritmo do “sapo pulando embaralhado” (SFLA). Assim, o AGSPICE proposto inicialmente foi transformado em uma plataforma mais flexível e eficiente, renomeada para MTGSPICE, permitindo ao projetista escolher o algoritmo de otimização mais adequado para um determinado processo de otimização. Neste contexto, abordagens “a posteriori” têm sido amplamente utilizadas para realizar os processos de otimização de CIs CMOS analógicos, que incorporam métodos de Pareto. Porém, essas técnicas não são totalmente capazes de explorar soluções potenciais em regiões específicas da fronteira de Pareto. Além disso, os projetistas têm grande dificuldade para escolher uma solução capaz de alcançar todas as especificações desejadas simultaneamente dentre muitas soluções diferentes encontradas. Abordagens “a priori”, tal como a implementada no MTGSPICE, se tornam um método alternativo importante para superar essas dificuldades. Os estudos nesse trabalho têm também por objetivo comparar diferentes perfis de funções de aptidão usados nos processos de otimização “a priori” para aumentar a efetividade dos processos de busca em relação à tolerância, precisão e rendimento. Outro objetivo importante é analisar a relação entre os valores da função de aptidão das melhores soluções encontradas e a tolerância do desempenho elétrico, levando em conta as variações ambientais e do processo de fabricação (análises de Monte Carlo). Conclui-se que o perfil Gaussiano proposto nessa tese é capaz de melhorar todas as técnicas “a priori” estudadas. Além disso, o processo de otimização do MTGSPICE usando o perfil de função de aptidão Gaussiano proposto nesse trabalho foi qualificado usando a ferramenta profissional WiCkeD da MunEDA como referência, onde os resultados obtidos para as especificações desejadas no projeto de dois OTAs apresentaram diferenças menores que 5%.