Engenharia Elétrica
URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21
Navegar
45 resultados
Resultados da Pesquisa
Agora exibindo 1 - 10 de 45
- Efeito de eventos únicos em transistores MOS: classificação dos eventos via redes neurais profundas(2020) Oliveira, J. A.Dispositivos eletrônicos são suscetíveis a defeitos causados por radiação ionizante, e o uso destes dispositivos é cada vez mais requisitado em aplicações embarcadas que operam em ambientes agressivos (presença de radiação) como o espaço, reatores nucleares e aceleradores de partículas. Entre os defeitos mais danosos estão os Single Event Effects (SEE). O efeito é causado por uma única partícula ionizada que, dependendo de diversos fatores, pode causar inversões lógicas em dispositivos eletrônicos digitais, ou até mesmo tornar o dispositivo inoperante. O estudo desses fenômenos é de grande importância na criação de tecnologia nacional, pois são requisitos básicos para gerar componentes resistentes à radiação. Através de experimentos inéditos no Brasil, envolvendo o Projeto CITAR (Circuitos Integrados Tolerantes à Radiação), criou-se o ambiente adequado para a realização destes estudos, pois para a reprodução destes fenômenos é necessário o uso de um acelerador de partículas que seja capaz de gerar feixes de íons pesados com baixo fluxo. Neste trabalho são avaliados os resultados obtidos do experimento de radiação de partículas ionizantes em um transistor MOSFET tipo P, incluindo a criação de uma representação simulada do dispositivo real, através da ferramenta SENTAURUS. Foram simuladas emissões de íons pesados no componente com as mesmas características dos feixes utilizados em laboratório, com a expectativa de obter-se a mesma reposta gerada pelo dispositivo real. Por fim, através de técnicas de aprendizado de máquina, foi criado um algoritmo capaz de classificar os diferentes eventos registrados durante os experimentos de campo, bem como avaliar sinais espúrios que compõe o dado obtido. Como resultado das simulações, aproximamos a simulação do dispositivo 3N163 as características elétricas apresentadas pelos dispositivos reais, e através do treinamento de uma rede neural profunda utilizando os dados medidos em campo capaz de classificação de 97% de acurácia
- Simulação analítica de espelhos de corrente utilizando associação série do transistores SOI MOSFET(2020) Silva, Paulo Rodrigues daEste trabalho apresenta uma análise das vantagens da utilização de associação série simétrica (S-SC) e assimétrica (A-SC) de SOI nMOSFETs em relação ao transistor SOI MOSFET isolado (ST) em blocos analógicos básicos. Além de apresentar as características do amplificador com um único transistor, são estudados espelhos de corrente com diferentes arquiteturas. O estudo e avaliação dos resultados destes blocos analógicos básicos foram realizados através das características elétricas obtidas a partir de simulações de circuitos do tipo SPICE, utilizando o programa ICAP/4. Inicialmente, os parâmetros do modelo foram ajustados com o propósito de obter características dos dispositivos simulados semelhantes às características dos dispositivos caracterizados experimentalmente. Após os ajustes iniciais, foram simuladas as associações séries simétricas (S-SC – Symmetric Self-Cascode, associação de dois transistores com tensões de limiar idênticas) e associações séries assimétricas (A-SC –Asymmetric Self-Casode, associação de dois transistores com tensões de limiar diferentes) de SOI nMOSFETs. São apresentadas as características de corrente do dreno (IDS), transcondutância (gm), condutância de saída (gD), Tensão Early (VEA), ganho de tensão de malha aberta e relação gm/IDS em função das tensões aplicadas aos terminais dos dispositivos isolados e compostos (associações simétricas e assimétricas) com diferentes dimensões. Em seguida, as associações séries e os transistores isolados (ST – Single Transistor) foram utilizados na simulação de espelhos de corrente na configuração fonte comum e o transistor isolado com as arquiteturas Cascode e Wilson, a fim de verificar o desempenho da estrutura composta. Foi verificado que os espelhos de corrente utilizando a associação S-SC apresentaram um comportamento semelhante ao dos espelhos de corrente formados por SOI MOSFET ST, com o mesmo comprimento de canal. Comprovou-se que a associação A-SC possui um melhor desempenho elétrico em relação à associação S-SC e o ST em espelho de corrente fonte comum, como também, em relação às arquiteturas Cascode e Wilson usando transistor isolado, nas regiões de inversão fraca e moderada, devido à menor condutância de saída e, consequentemente, maior tensão Early
- Projeto, implementação e modelagem compacta de transistores MOSFET na configuração pseudorresistor para circuitos aplificadores de biosinais(2020) Pereira, C. F.Este trabalho apresenta o desenvolvimento de um macromodelo PWL (PieceWise Linear) para a simulação SPICE de um pseudorresistor. A motivação da criação do modelo surgiu do fato que os pseudorresistores não conseguem ter o seu comportamento completamente previsto pelos modelos de simulação SPICE disponíveis em algumas regiões operacionais. Como estudo de caso, para a validação do modelo criado, foi desenvolvido um sistema de detecção do complexo QRS durante a aquisição de eletrocardiograma. A variação da pseudorresistência em função da temperatura foi caracterizada e incluída no modelo. O leiaute dos circuitos foi desenvolvido para a tecnologia 8HP de 0,13 µm da Global Foundries, resultando na fabricação de um circuito integrado. Análises experimentais foram realizadas para o levantamento da curva de ganho, bem como do comportamento do tempo de recuperação do circuito frente a um transitório de tensão continua (DC) na entrada. Medidas experimentais com um sinal emulado de ECG (eletrocardiograma) também foram realizadas para a caracterização do bioamplificador como detector de QRS e os resultados obtidos foram bastante satisfatórios. Além disso, também foram realizadas as caracterizações do bioamplificador em função da variação de temperatura. Todas as medidas citadas anteriormente foram realizadas entre a temperatura ambiente e 60 ºC. São apresentados resultados de simulação SPICE para o circuito bioamplificador com o macromodelo, e os resultados obtidos são comparados com os dados experimentais que comprovam que o macromodelo desenvolvido atende à finalidade para a qual ele foi desenvolvido
- Distorção harmônica entre os MOSFETs implementados com os estilos de leiaute do tipo diamante híbrido e convencionais(2019) Aoyama, M. M.Na atualidade, há diferentes frentes de pesquisa (uso de novas estruturas de transistores, novos materiais, etc.) quer nas instituições de ensino, quer nos centros de pesquisa, visando a redução das dimensões do Transistor de Efeito de Campo Metal-Óxido-Semicondutor (MOSFET), para que, desta forma, possa continuar a atender a chamada Lei de Moore. Recentemente, foi proposta uma inovadora abordagem que não adiciona custos aos atuais processos de fabricação de circuitos integrados (CIs) MOS Complementar planares, chamada de MOSFET com leiaute de portas não convencionais, que são capazes de potencializar o seu desempenho elétrico em aplicações analógicas em relação ao MOSFET de geometria de porta retangular equivalente. Esta dissertação de mestrado visa realizar um estudo experimental comparativo do comportamento da distorção harmônica total normalizada pelo ganho de tensão (THD/Av) no MOSFET com leiaute de porta do tipo Diamante Híbrido (Composto pela associação paralela de 3 MOSFETs: ao centro um MOSFET do tipo Diamante e dois MOSFETs de porta retangular) em relação ao MOSFET convencional de geometria de porta retangular (CM), por se tratar de uma figura de mérito de grande importância em aplicações analógicas. O MOSFET do tipo Diamante Híbrido (HDM) foi desenvolvido devido às limitações do processo de fabricação de CIs mais sofisticados que não permitem que a região de porta seja definida de forma ortogonal à da região ativa do transistor. Os MOSFETs utilizados neste projeto de pesquisa foram fabricados com processo comercial de fabricação de CIs CMOS convencional (Bulk) de 0,18 µm da TSMC, via programa universitário Mini@sic do IMEC. O Método da Função Integral foi usado para realizar o estudo da THD/Av dos MOSFETs. Esse método usa somente a curva característica de corrente contínua do MOSFET operando na região de saturação (essa curva é a de corrente entre o dreno e a fonte em função da tensão entre a porta e a fonte). Um dos principais resultados obtidos mostra que o HDM com um ângulo alfa (a) igual a 45° é capaz de reduzir a THD/Av cerca de 6,4 dB para uma sobretensão de porta igual a 600 mV quando comparado ao CM, isso ocorre porque o MOSFET do tipo Diamante Híbrido com ângulo a igual a 45° apresentou um ganho de tensão intrísico maior que à do CM, visto que a THD/Av é fortemente dependente do ganho de tensão desses dispositivos
- Associação série assimétrica de transistores SOI MOS de camada de silício e óxido enterrado uktrafinos (UTBB) para aplicações analógicas de alto desempenho(2020) D'Oliveira, L. M.Este trabalho apresenta uma análise, realizada através de simulações numéricas bidimensionais, simulações SPICE e caracterizações experimentais, de associações série (SC), implementadas na tecnologia Camada de Silício e Óxido Enterrado Ultrafinos (Ultra-Thin Body and BOX) (UTBB). As associações são constituídas por dois transistores associados em série e conectados pelas portas, com o intuito de melhorar as figuras de mérito analógicas do transistor composto. Na tecnologia UTBB, o controle da tensão de limiar (VT ) por meio da polarização de substrato é uma vantagem para esta estrutura, que se beneficia deste tipo de assimetria entre seus transistores. No caso da Associação Série Assimétrica (Asymmetric Self-Cascode) (A-SC), a tensão de limiar do transistor próximo ao dreno deve ser sempre menor que a VT do transistor próximo à fonte, enquanto a Associação Série Simétrica (Symmetric Self-Cascode) (S-SC) tem componentes de tensão de limiar idêntica. Foram explorados os efeitos de diferentes Plano de Terra (Ground Plane) (GP), comprimentos de canal, polarizações de substrato e suas diferentes combinações no comportamento dos transistores. Foi desenvolvido um método de caracterização DC de associações série através de um código construtor de curvas I-V, o que facilitou a análise experimental de Associação Série (Self-Cascode) (SC) para implementação em novas tecnologias. Comparações entre A-SC, S-SC e transistores únicos foram utilizadas para chegar às conclusões deste projeto. Foi possível observar características analógicas melhores nos dispositivos A-SC, especialmente quando há uma maior diferença entre as VT dos transistores que a compõem
- Análise da densidade de carga de inversão na condição limiar, em função da temperatura, em UTBB SOI MOSFETS(2019) Merzbahcer, N. C. C.Para suprir a crescente demanda de velocidade, desempenho e baixo consumo, a indústria de circuitos integrados tem se desenvolvido de forma agressiva nos últimos anos, consolidando a tecnologia CMOS como fator essencial para o avanço tecnológico desses dispositivos, onde a base já foi o transistor MOSFET. A tecnologia SOI (Silicon-On-Insulator) surgiu como uma alternativa para a redução das capacitâncias parasitárias de fonte e dreno, imunidade à radiação, operação em altas temperaturas e uma melhor inclinação de sublimiar. O transistor SOI UTBB (Ultra-Thin Body and Buried oxide), com corpo e óxido enterrado ultrafinos, é atualmente considerado como uma das opções possíveis para nós tecnológicos abaixo de 20 nm. Isso foi possível pois tornou-se viável alcançar baixas espessuras de óxido enterrado, por sua ótima integração entre os circuitos e por sua menor resistência térmica do óxido enterrado mais fino, bem como ao seu melhor controle eletrostático. Porém, a constante miniaturização nas dimensões físicas dos transistores faz com que estes sofram com os efeitos de canal curto (Short Channel Effects – SCE). Neste trabalho, é realizado um estudo sobre a densidade de carga de inversão na condição de limiar para temperaturas na faixa de 300 a 425K. Estudar a influência da temperatura em UTBBs é importante pois, estes dispositivos podem atingir temperaturas elevadas em condições normais de operação. O estudo é baseado na comparação de valores extraídos de simulações numéricas com modelos analíticos consolidados na literatura. Os resultados obtidos são analisados criticamente de forma a obter um modelo para a carga de inversão que tenha uma boa relação entre a precisão e a simplicidade do mesmo
- Análise das propriedades básicas do sic VDMOSFET (WBG) para aplicações de tração automotiva(2019) Feitosa, F. C.A frota veicular no mundo está passando por uma grande transição em sua matriz energética, principalmente porque governos e entidades estão preocupados com os altos níveis de poluição. Esta pesquisa foca no uso de transistores de grande largura de banda proibida (Wide Band Gap – WBG) fabricados em carbeto de silício (Silicon Carbide - SiC), particularmente o Transistor de efeito de campo de óxido metálico duplo difundido vertical (Vertical Double Diffused Metal Oxide Semiconductor Field Effect Transistor - VDMOSFET), para aplicação em tração elétrica. Trata-se de um trabalho baseado em um dispositivo em fase de inserção no mercado comercial e desenvolvido a partir de propostas de variações em dimensões e grandezas físicas, utilizando simulador numérico de dispositivos em tecnologia de desenvolvimento assistida por computador (Technology Computer-Aided Design - TCAD). Três parâmetros são focados: densidade de carga de interface, densidade de concentração de impurezas do canal e sobreposição da porta sobre o canal. Para cada um dos parâmetros foram traçadas diversas curvas de corrente de dreno versus tensão de dreno (IDS x VDS). Com estes três parâmetros são analisadas três grandezas: tensão de limiar (Vth), máxima transcondutância (máx. gm) e inclinação de sublimiar (S). Nesta pesquisa também são descritos em detalhes as características do dispositivo e os modelos matemáticos adotados para as simulações em TCAD. Este trabalho mostra a importância da eletrônica de potência para veículos elétricos (VE), qual a necessidade qual e futura dos veículos elétricos (VE) e ressalta as vantagens que o SiC VDMOSFET possui. Os dados analisados mostram que a tensão de limiar e a inclinação de sublimiar aumentam com o aumento da concentração de dopantes no canal. Já para o aumento de cargas na interface, foi observado que a tensão de limiar diminui e que o mesmo ocorre quando a porta não sobrepõem-se completamente sobre o canal. A máxima transcondutância deteriorasse com o aumento da concentração de dopantes no canal em maior grau quando comparado com o aumento da carga de interface. Todavia, a não sobreposição da porta sobre o canal deteriora drasticamente a máxima transcondutância e aumenta a inclinação de sublimiar conforme a sobreposição diminui
- Estudo do tipo octo em ambientes de radiações ionizantes de raios-x(2019) Loesch, D. S.
Dissertação - Associação série e análise de descasamento em transistores SOI MOSFET de canal gradual operando em saturação(2011) Santos, Ingrid Catherine B..