Estudo das propriedades eletrotérmicas de transistores mos de nanofios e nanofolhas de silício em temperaturas criogênicas
Nenhuma Miniatura disponível
Citações na Scopus
Tipo de produção
Dissertação
Data
2024
Autores
Matos, Jefferson Almeida
Orientador
Pavanello, M. A.
Periódico
Título da Revista
ISSN da Revista
Título de Volume
Citação
MATOS, Jefferson Almeida. Estudo das propriedades eletrotérmicas de transistores mos de nanofios e nanofolhas de silício em temperaturas criogênicas. 2024. 131 f. Dissertação (Mestrado em Engenharia Elétrica) - Centro Universitário FEI, São Bernardo do Campo, 2024. Disponível em: Texto na íntegra.
Texto completo (DOI)
Palavras-chave
Nanofios,Temperatura Criogênica,Sem junções
Resumo
Este trabalho investiga a operação de nanofios e nanofolhas transistores de silício (nanofios MOS) em modo inversão e sem junções, em temperaturas que variam da ambiente até a faixa criogênica, com ênfase na influência das dimensões dos dispositivos sobre os parâmetros elétricos e no autoaquecimento. A análise é realizada por meio de medidas experimentais, permitindo a compreensão dos efeitos térmicos nos dispositivos. Os transistores são fabricados em substratos SOI (Silicon-On-Insulator), com larguras de fin variando de 10 nm a 60 nm e comprimento de canal de 40 nm a 10 µm. O estudo foi realizado em quatro etapas: a caracterização de nanofios em modo inversão na faixa de 330 K a 82 K; o estudo do autoaquecimento desses dispositivos até 4,2 K; a caracterização de nanofios sem junções de 300 K a 4,2 K; e uma comparação entre os dois tipos de dispositivos operando de 300 K a 82 K. A caracterização elétrica revelou que a variação da tensão de limiar com a temperatura apresenta comportamento linear, com taxas de variação diferentes entre dispositivos de largura de fin estreita e larga. A inclinação de sublimiar se degrada em dispositivos mais largos e de canal curto, distanciando-se do limite teórico mínimo em temperaturas criogênicas. A mobilidade dos portadores, analisada em função da temperatura, mostrou que transistores sem junções apresentam menor mobilidade absoluta e melhor estabilidade térmica. O estudo de autoaquecimento nos nanofios transistores em modo inversão indicou um aumento acentuado da temperatura do canal em baixas temperaturas, especialmente abaixo de 50 K, com comportamento não-linear e maior variação da temperatura do canal (?T) em potências menores (<5 µW). Dispositivos com comprimento de canal menor (L=40 nm) apresentaram maior aumento de temperatura em comparação aos de canal mais longo (L=100 nm), e a resistência térmica diferencial (RTH*) aumentou significativamente abaixo de 70 K. As contribuições científicas incluem a análise da influência das dimensões e da temperatura na performance elétrica de nanofios MOS, a caracterização inédita do autoaquecimento utilizando termometria de porta em temperaturas criogênicas, e a comparação detalhada entre dispositivos, fornecendo subsídios para avaliar a viabilidade desses dispositivos em ambientes criogênicos, com aplicações potenciais na computação quântica
This work investigates the operation of silicon nanowire and nanosheet transistors (MOS nanowires) in inversion and junctionless modes over a temperature range from room temperature to cryogenic temperatures, focusing on the influence of device dimensions on key electrical parameters and self-heating. The analysis is carried out through experimental measurements, allowing a better understanding of the thermal effects on the devices. The transistors are fabricated on SOI (Silicon-On-Insulator) substrates, with fin widths ranging from 10 nm to 60 nm and channel lengths from 40 nm to 10 µm. Four main analysis stages were conducted: characterization of inversion-mode nanowires from 330 K to 82 K; self-heating study of these devices down to 4.2 K; characterization of junctionless nanowires from 300 K to 4.2 K; and a comparative analysis of both device types from 300 K to 82 K. Electrical characterization revealed that the threshold voltage variation with temperature follows a linear trend, with varying rates between narrow and wide fin devices. The subthreshold slope degrades in wider and shorter-channel devices, deviating from the theoretical minimum in the cryogenic range. Carrier mobility analysis showed that junctionless transistors exhibit lower absolute mobility and better thermal stability compared to inversion-mode devices. Self-heating results in inversion-mode nanowires indicated a more pronounced increase in channel temperature at low temperatures, especially below 50 K, with nonlinear behavior and greater temperature variation (?T) at lower powers (<5 µW). Devices with shorter channel lengths (L=40 nm) showed a higher temperature rise compared to longer-channel devices (L=100 nm), and the differential thermal resistance (RTH*) increased significantly below 70 K. The scientific contributions include the analysis of the influence of dimensions and temperature on the electrical performance of MOS nanowires, the novel self-heating characterization using gate thermometry at cryogenic temperatures, and a detailed comparison of both device types, providing insights into the viability of these devices in cryogenic environments, with potential applications in quantum computing
This work investigates the operation of silicon nanowire and nanosheet transistors (MOS nanowires) in inversion and junctionless modes over a temperature range from room temperature to cryogenic temperatures, focusing on the influence of device dimensions on key electrical parameters and self-heating. The analysis is carried out through experimental measurements, allowing a better understanding of the thermal effects on the devices. The transistors are fabricated on SOI (Silicon-On-Insulator) substrates, with fin widths ranging from 10 nm to 60 nm and channel lengths from 40 nm to 10 µm. Four main analysis stages were conducted: characterization of inversion-mode nanowires from 330 K to 82 K; self-heating study of these devices down to 4.2 K; characterization of junctionless nanowires from 300 K to 4.2 K; and a comparative analysis of both device types from 300 K to 82 K. Electrical characterization revealed that the threshold voltage variation with temperature follows a linear trend, with varying rates between narrow and wide fin devices. The subthreshold slope degrades in wider and shorter-channel devices, deviating from the theoretical minimum in the cryogenic range. Carrier mobility analysis showed that junctionless transistors exhibit lower absolute mobility and better thermal stability compared to inversion-mode devices. Self-heating results in inversion-mode nanowires indicated a more pronounced increase in channel temperature at low temperatures, especially below 50 K, with nonlinear behavior and greater temperature variation (?T) at lower powers (<5 µW). Devices with shorter channel lengths (L=40 nm) showed a higher temperature rise compared to longer-channel devices (L=100 nm), and the differential thermal resistance (RTH*) increased significantly below 70 K. The scientific contributions include the analysis of the influence of dimensions and temperature on the electrical performance of MOS nanowires, the novel self-heating characterization using gate thermometry at cryogenic temperatures, and a detailed comparison of both device types, providing insights into the viability of these devices in cryogenic environments, with potential applications in quantum computing