Programa de Pós-Graduação de Mestrado e Doutorado em Engenharia Elétrica
URI Permanente desta comunidade
Navegar
Navegando Programa de Pós-Graduação de Mestrado e Doutorado em Engenharia Elétrica por Autor "Alves, C. R."
Agora exibindo 1 - 2 de 2
Resultados por página
Opções de Ordenação
Dissertação Análise de descasamento nas características elétricas de SOI nMOSFET de canal gradual operando em saturação(2017) Alves, C. R.Os transistores da tecnologia Silício-sobre-Isolante (SOI Silicon-On-Insulator) apresentam vantagens em relação à tecnologia CMOS (Complementary Metal-Oxide-Semiconductor) convencional (BULK), tais como diminuição do efeito de canal curto, aumento da transcondutância, aumento da mobilidade, entre outras. Entretanto, apresentam reduzida tensão de ruptura de dreno, devido à ativação do transistor bipolar parasitário inerente à estrutura SOI. Com o intuito de diminuir esses efeitos indesejados foi projetada uma estrutura MOSFET chamada de SOI de Canal Gradual (GC SOI Graded-Channel). Resultados reportados na literatura mostram que GC SOI MOSFETs apresentam uma redução importante da condutância de saída, quando comparados aos SOI MOSFETs convencionais de mesma dimensão, além de aumento da transconduância e tensão de ruptura, qualificando estes transistores par aplicações analógicas de alto desempenho. Durante o processo de fabricação de transistores idênticos, devido às etapas do processo , pode ocorrer o descasamento nas suas características. A semelhança entre esses dispositivos é importante para o bom funcionamento de circuitos integrados elétricos que consideram dispositivos idênticos, tais como em um par diferencial e espelho de corrente. Este trabalho tem como obejtivo realizar o estudo do descasamento ( mismatching ) das características elétricas de SOI MOSFETs de canal gradual, comparando-os a transistores com canal uniformemente dopado. Serão analisados parâmetros elétricos básicos e analógicos, tais como a tensão de limiar, transcondutância, condutância de saída, tensão Early e ganho de tensão.Tese Estudo comparativo de transistores SOI planares de alto desempenho analógico(2022) Alves, C. R.Devido às vantagens que transistores SOI (Silicon-On-Insulator) MOSFETs apresentam em relação aos dispositivos MOS convencionais implementados em lâminas de silício, o interesse por seu uso em circuitos integrados vem crescendo na indústria de semicondutores. Buscando sempre uma melhora dos parâmetros elétricos e analógicos o estudo dessa estrutura é algo essencial para melhorar eventuais desvantagens da estrutura, como a baixa tensão de ruptura. Com este intuito algumas estruturas de alto desempenho foram propostas, tais como os transistores SOI de canal gradual (GC – Graded-Channel) e a associação série de transistores assimétrica de transistores SOI (A-SC – Asymmetric Self-Cascode), que é composta por dois transistores com tensões de limiar distintas associados em série com as portas curto-circuitadas. Este trabalho tem como objetivo o estudo comparativo de parâmetros analógicos e das capacitâncias dessas duas estruturas de dispositivos. São apresentados parâmetros de pequenos sinais e ganho de tensão de malha aberta, bem como as trascapacitâncias, que afetam diretamente o fator de tempo dos circuitos em aplicações analógicas, mas cujo comportamento foi pouco estudado na literatura. Essa análise será feita através de simulações numéricas bidimensionais e medidas experimentais em transistores fabricados. Para isso serão utilizadas as curvas de corrente e de capacitância em função da tensão de porta para dispositivos GC SOI MOSFETs e A-SC SOI MOSFETs com variações no comprimento de canal efetivo