Repositório do Conhecimento Institucional do Centro Universitário FEI
 

Engenharia Elétrica

URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21

Navegar

Filtros

2007 - 200942010 - 201817

Configurações

Orientador: search.filters.advisor.Pavanello, M. A.Data final: 2019

Resultados da Pesquisa

Agora exibindo 1 - 10 de 21
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
    Efeito da tensão mecânica biaxial em transistores SOI totalmente depletados em função da temperatura
    (2010) Souza, Felipe Neves
    Neste trabalho é apresentado um estudo dos efeitos da tensão mecânica biaxial associada à redução de temperatura nas características elétricas de transistores SOI MOSFETs com tecnologia planar de porta única. A atenção será dedicada às características analógicas dos transistores, tais como tensão de limiar, inclinação de sublimiar, transcondutância e condutância de dreno. As estruturas foram eradas através do editor de estruturas Sentaurus Structure Editor e, posteriormente, foram realizadas imulações numéricas bidimensionais com o programa Sentaurus Device. Para a realização destas simulações foi necessário escolher e ajustar um conjunto de modelos que englobassem todos os fenômenos físicos envolvidos no funcionamento destes transistores, como o efeito do campo elétrico, ionização ncompleta dos portadores, ionização por impacto, estreitamento da faixa proibida, os efeitos da redução de mperatura na mobilidade dos portadores, entre outros. Os ajustes de modelo foram realizados de forma empírica, tendo como referência medidas experimentais. Foram obtidas as curvas de corrente de dreno em função da tensão aplicada à porta para transistores SOI convencionais e SOI tensionados biaxialmente, com comprimento de canal variando de 65 nm a 1 Fm e temperatura variando de 60 K a 300 K. A partir destas curvas foram extraídos parâmetros elétricos, como a tensão de limiar, transcondutância máxima, inclinação de sublimiar, condutância de dreno, ganho intrínseco de tensão e realizadas comparações entre os transistores SOI tensionados e convencionais, sendo este último usado como referência. Os resultados obtidos através de simulações foram comparados com resultados experimentais. A tensão mecânica apresentou uma elevação significativa da transcondutância máxima para os transistores SOI com canal tensionado em relação aos transistores SOI convencionais, indicando um aumento da mobilidade dos portadores. Os mais altos ganhos foram observados para os maiores comprimentos de canal, atingindo cerca de 75% para transistores tensionados com canal de 1 Fm operando em temperatura ambiente, aproximadamente 300 K, e chegando a quase 195% para temperatura de 100 K. Notou-se a redução da tensão de limiar com a aplicação da tensão mecânica. Não foram observadas alterações significativas na inclinação de sublimiar e nos parâmetros analógicos
  • Imagem de Miniatura
    Dissertação
    Efeito da tensão mecânica em transistores de múltiplas portas operando em temperaturas criogênicas
    (2010) Doria, Renan Trevisoli
    Neste trabalho é apresentado um estudo dos transistores de múltiplas portas considerando as influências da temperatura e da tensão mecância. Os transistores de múltiplas portas demonstram grandes vantagens em relação ao convencional devido ao maior controle sobre as cargas no canal, melhorando a performance dos dispositivos com dimensões submicrométricas, com comprimento de canal inferiores a 45 nm. A influência da baixa temperatura é conhecida principalmente por aumentar a mobilidade dos portadores. Logo, a utilização de um dispositivo de múltiplas portas em baixa temperatura é interessante devido à utilização de um dispositivo de múltiplas portas em baixa temperatura é interessante devido à soma dos efeitos benéficos de ambas as parcelas. A aplicação de tensão mecânica tem sido usada atualmente como forma de aumentar a mobilidade dos portadores, uma vez que esta deforma a estrutura cristalina do silício. Tal artifício tem sido utilizado como alternativa à crescente degradação da mobilidade devido à miniaturização dos dispositivos. Inicialmente, foi analisada detalhadamente a tensão de limiar dos dispositivos sem a presença de tensão mecânica considerando a influência da temperatura. Os transistores utilizados apresentam concentração de dopantes natural da lâmina, fazendo com que a definição de tensão limiar comumente aplicada à dispositivos, mostrando que uma outra definição de tensão limiar baseada na física do dispositivo, considerando as componentes da corrente, apresenta resultados mais satisfatórios. A tensão mecânica foi analisada, principalmente, através de dois parâmetros importantes sendo a tensão de limiar e a transcondutância. A não uniformidade da tensão mecânica face às dimensões dos dispositivos foi observada experimentalmente e reproduzida por simulação. Foram também analisadas as influências da temperatura e da tensão mecânica em conjunto especialmente sobre a tensão de limiar. Todo o trabalho foi desenvolvido utilizando-se dois simuladores numéricos tridimensionais, medidas experimentais dos dispositivos, além de comparações com modelos analíticos.
  • Imagem de Miniatura
    Dissertação
    Estudo da linearidade em transistores SOI de porta dupla com estrutura de canal gradual
    (2007) Doria, R. T.
    Neste trabalho é apresentado um estudo da não-linearidade introduzida por dispositivos de porta circundante (GAA), com e sem a presença da estrutura de canal gradual (GC). Esta estrutura é assim denominada por exibir dois perfis de dopagem no interior do canal, de maneira a preservar a dopagem natural da lâmina na região próxima ao dreno, com o intuito de minimizar o campo elétrico. A estrutura GAA, por sua vez, consiste em um transistor de porta dupla e, por isso, apresenta uma série de vantagens derivadas do maior controle das cargas na região do canal. Ao se unir ambas estruturas, percebe-se uma série de características que fazem do dispositivo resultante interessante para aplicações analógicas. Logo, uma série de simulações do processo de fabricação e do dispositivo foram executadas, sendo as primeiras com o intuito de garantir o perfil de dopantes condizente com a realidade e, as demais para a obtenção das características corrente (I) versus tensão (V) dos dispositivos operando como amplificadores (em regime de saturação) e como resistores (em regime linear). Na análise em regime linear, foram estudadas também estruturas balanceadas 2 e 4 dispositivos (2-MOS e 4-MOS). A partir das curvas resultantes, foram determinadas as distorções harmônicas total do terceiro harmônico, que são fatores decisivos em aplicações analógicas. Estas foram obtidas para dispositivos com comprimentos de canal (L) de 1, 2, 3 e 10 µm, sendo os três primeiros em regime de saturação e o último em regime linear. Várias razões LLD/L foram simuladas. Os resultados obtidos na saturação mostraram melhor linearidade nas curvas do GC GAA, em relação às do GAA convencional, de modo que, o GC GAA chega a apresentar uma melhora na distorção harmônica total (THD) de 30 dB em alguns dispositivos, a qual é impulsionada pelo ganho do GC, que pode ser até 50 vezes maior que o obtido em transistores GAA convencionais, associada à melhora decorrente da região fracamente dopada. Na análise em região triodo, por outro lado, a vantagem obtida com o uso do GC GAA é claramente percebida em estruturas balanceadas, sendo que, nas estruturas 2-MOS é permitida a redução na tensão de alimentação mantendo a linearidade constante, enquanto que no 4-MOS o ganho em THD chega a 5 dB.
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
    Impacto da utilização de transistores GC SOI MOSFET como espelhos de correntes para a obtenção de fontes de corrente de alto desempenho em circuitos integrados
    (2007) Santos, André de Almeida
    Neste trabalho é apresentado o estudo do impacto da utilização de transistores fabricados a partir da tecnologia SOI com dopagem assimétrica na região de canal (Graded- Channel - GC SOI MOSFET) em espelhos de corrente operando como fontes de corrente, nas arquiteturas já conhecidas da literatura como Fonte Comum, Wilson e Cascode. Para esta avaliação foram usadas simulações numéricas-bidimensionais e analíticas, além de comparações com resultados experimentais obtidos neste trabalho, tendo como figuras de mérito a Precisão de Espelhamento, a Excursão de Saída, a Resistência de Saída e a avaliação do Tempo de Estabilização dos espelhos de corrente. Através das simulações e das comprovações experimentais, foi possível observar as vantagens em se utilizar espelhos de corrente com transistores GC SOI, garantindo uma melhor precisão de espelhamento, causada pela menor influência de modulação do comprimento de canal, devida à redução da condutância de dreno dos dispositivos GC SOI. Com isso, um aumento de até 3 vezes na resistência de saída foi obtido. Estes efeitos serão apresentados em todas as arquiteturas de espelhos de correntes estudadas. Os resultados da análise da excursão de saída dos espelhos de correntes apresentaram uma melhora ainda mais promissora. Em todas as arquiteturas, a excursão de saída apresentou um aumento, em alguns casos superiores a 50%, comparando com os espelhos de corrente formados por transistores SOI Convencionais. Este efeito é devido ao aumento da tensão de ruptura nos dispositivos GC SOI, além da menor tensão de saturação para uma corrente constante. As medidas experimentais feitas neste trabalho comprovaram a tendência dos valores obtidos nas simulações de precisão de espelhamento, excursão de saída e de resistência de saída para dispositivos de comprimento de canal de L=2µm. Utilizando simulações numéricas bidimensionais, foi feito também um estudo do Tempo de Estabilização do espelho de corrente. Em todas as arquiteturas estudadas, os espelhos de corrente que trabalharam com os dispositivos GC SOI apresentaram uma diminuição significativa, da ordem de até 30%, associada ao aumento expressivo da transcondutância nos dispositivos GC SOI. Em termos gerais, a utilização do dispositivo GC SOI nas estruturas de espelhos de corrente conhecidas foi uma excelente alternativa para obtenção de fontes de corrente de alto desempenho para circuitos analógicos
  • Imagem de Miniatura
    Dissertação
    Modelagem de nanofios transistores MOS sem junções de porta dupla e tripla
    (2015) Paz, B. C.
    Este trabalho tem por objetivo o desenvolvimento de um modelo contínuo em todas as regiões de operação, para descrever a corrente elétrica de transistores MOS sem junções de canal curto. Para desenvolver este modelo, é realizado um estudo de transistores MOS sem junções com foco especial para dispositivos de canal curto. É feita uma análise dos resultados provenientes de simulações numéricas tridimensionais, as quais são utilizadas também para validar o modelo proposto. Para a modelagem, são utilizados os resultados de um modelo contínuo, baseado em cargas, para transistores MOS sem junções de porta dupla e com canal longo, proposto por pesquisadores do CINESTAV, México. Deste modo, o objetivo é a inclusão dos efeitos de canal curto no modelo existente, de forma a torná-lo funcional para descrever as características dos transistores com comprimentos de cabal curto. Para isso, o modelo de canal longo é modificado, acrescentando-se a variação potencial interno da estrutura, a influência dos campos elétricos vertical e lateral na mobilidade dos portadores, o encurtamento do comprimento do canal efetivo em regime de saturação, a redução da tensão de saturação de dreno e, por fim, a influência da resistência série. Os resultados mostram uma boa concordância entre a simulação e o modelo. Os erros médios da corrente elétrica, transcondutância, tensão de limiar, inclinação de sublimiar e DIBL não ultrapassam 10%, comparando o modelo final de porta dupla com mas simulações numéricas tridimensionais para transistores sem junções com comprimento de canal de até 30nm. Posteriormente, são incluídas correções na eletrostática do modelo, para que este possa descrever transistores sem junções de porta tripla. A validação do modelo evoluído para transistores sem junções de porta tripla e canal curto é realizada para simulações numéricas tridimensionais com uma extensa gama de valores de altura de aleta de silício e também para diversos resultados provenientes de medidas experimentais. O modelo é comparado com medidas experimentais de transistores com comprimento de canal até 15nm, o qual apresenta uma degradação de tensão limiar de 120mV, inclinação de sublimiar igual a 89,6mV/dec e DIBL de 127mV/V. Através de uma análise dos resultados obtidos de simulações numéricas tridimensionais dos transistores sem junções de porta dupla e tripla, é possível avaliar o comportamento dos transistores de canal curto com relação à variação de algumas de suas características físicas, como a largura do canal, a concentração de dopantes e o comprimento das regiões de fonte e dreno. Adicionalmente, estudando a influência da redução do comprimento do canal dos transistores MOS sem junções, é possível quantificar a ocorrência dos efeitos de canal curto, analisando a degradação de alguns parâmetros elétricos importantes, como a redução da tensão limiar, aumento da inclinação de sublimiar e do DIBL. Para o caso dos transistores sem junções de porta dupla estudados, verifica-se uma variação máxima de 26mV de tensão de limiar, 73,5mV/V de DIBL e de 10,8mV/dec de inclinação de sublimiar entre os transistores de comprimento de canal mais longo e mais curto, 1000nm e 30nm, respectivamente.
  • Imagem de Miniatura
    Estudo do efeito de autoaquecimento em transistores com canal por medida pulsada
    (2012) Goto, Edson Kioshi,
    A tecnologia do transistor MOS com Silício sobre Isolante (SOI) tem aberto oportunidade para inovação, aumento de desempenho e redução do tamanho do dispositivo, que a tecnologia CMOS "bulk" tem dificuldade para alcançará. O transistor SOI apresenta diversas vantagens em relação ao CMOS "bulk", como por exemplo, o aumento de desempenho com VDD equivalente, a supressão do efeito Latch up, redução de efeitos relacionados com antenas, redução do tamanho dos componentes e a redução da sensibilidade à temperatura. Uma preocupação é o efeito de autoaquecimento (Self-Heating), que pode fazer a temperatura do canal aumentar, devido ao calor gerado pelo aumento de corrente e a isolação térmica feita pelo óxido enterrado. Neste trabalho será estudado o autoaquecimento no transistor SOI com canal uniformemente dopado e canal gradual (GC) através de simulações numéricas. Inicialmente foi feita uma revisão teórica dos assuntos relacionados ao tema, tais como o funcionamento e arquitetura do transistor SOI convencional, GC SOI da UCL e OKI, enfatizando suas principais características elétricas e autoaquecimento. Foram realizadas simulações com o "software" Silvaco Atlas com o intuito de comparar transistores SOI e GC SOI em relação à influência do autoaquecimento para diversos tamanhos de canais. Pode-se observar que ambos transistores SOI e GC SOI sofrem o mesmo efeito de autoaquecimento tanto em medidas contínuas como em pulsadas.
  • Imagem de Miniatura
    Caracterização elétrica de amplificadores operacionais de transcondutância implementado com GC SOI MOSFETs
    (2012) Coghi, João Felipe Fernandes
    Neste trabalho é apresentado um estudo da caracterização elétrica de amplificadores operacionais de transcondutância (OTA) implementados com transistores SOI de canal gradual (GC SOI) e, também fazer a validação do modelo especifico para a simulação de transistores desta tecnologia. Este modelo é denominado "LEVEL 25" e está implementado no programa SPICE ELDO da Mentor Graphics, na versão 6.0/32-bits. Na literatura há a descrição de resultados da caracterização elétrica e simulações de amplificadores operacionais de transcondutância, as quais foram feitas no simulador SPICE ICAP/4 da Intulsoft, na versão de 2004. Neste trabalho foi utilizado o simulador ICAP/4 na versão 8.0.11 de 2007 para reproduzir os resultados da literatura. O programa ICAP/4 não possui modelo específico para simulação de transistores SOI de canal gradual, portanto foi utilizada uma associação série assimétrica de dois transistores SOI convencionais. Nesta associação série, o primeiro transistor possui dopagem de 1·1017 cm-3 e, este é responsável pelas características elétricas do transistor da associação. O segundo transistor possui uma dopagem de 1·1015 cm-3 e possui uma tensão de limiar negativa, portanto, há a formação de canal mesmo sem aplicar tensão à porta. Em todos os OTAs há a presença de transistores SOI convencionais do tipo P, portanto foram realizadas simulações comparativas com os programas SPICE ICAP/4 e ELDO para verificar a existência de diferenças entre seus modelos. Das simulações dos transistores, foi constatado que há diferença entre os modelos quando operam na região de saturação. Nas curvas de IDS em função de VDS houve uma diferença de 20 % no valor de IDS obtido nas simulações do ELDO em comparação ao valor das simulações no programa ICAP/4 Para minimizar estas diferenças entre as correntes entre dreno e fonte, foi alterado o parâmetro da degradação da mobilidade. Após a alteração da degradação da mobilidade, a diferença entre as correntes foi de 4,10 %. Foram simulados oito OTAs divididos em dois grupos. Em um grupo estão os amplificadores operacionais de transcondutância de alto ganho. Este grupo possui cinco OTAs sendo que três são constituídos apenas por transistores SOI convencionais e dois são constituídos por transistores GC SOI do tipo N. Os OTAs constituídos apenas por transistores SOI convencionais foram utilizados como referência para comparações entre as tecnologias. Os resultados das simulações realizadas no programa SPICE ELDO apresentaram os mesmo valores de ganho de tensão de malha aberta do que as simulações do programa SPICE ICAP/4. Para a frequência de corte, o simulador SPICE ELDO apresentou um erro de 5 % em comparação com o resultado obtido no simulador SPICE ICAP/4. Para a frequência de ganho unitário, o erro máximo obtido foi de 13 % na comparação entre os resultados obtidos nas simulações dos programas SPICE ELDO e ICAP/4. No outro grupo analisado, estão os amplificadores operacionais de alta frequência de ganho unitário. Foram realizadas duas comparações para este grupo: entre medidas experimentais e simulações e entre medidas experimentais de OTAs com razões LLD/L distintas. Os ganhos de malha aberta foram obtidos à frequência de 1 kHz e, para esta frequência, os ganho de malha aberta simulado no programa SPICE ELDO foi de 35 dB e para o OTA medido experimentalmente foi de 36 dB. Portanto, não houve diferença entre os valores de ganho de malha aberta. Na comparação da diferença entre as razões de LLD/L, o OTA cuja razão LLD/L é igual a 0,45 obteve um ganho de malha aberta de 36 dB, o OTA com razão LLD/L é igual a 0,64 obteve um ganho de malha aberta de 35 dB e o OTA com razão LLD/L é igual a 0,68 obteve um ganho de malha aberta de 32 dB. O modelo do programa SPICE ELDO mostrou-se capaz de simular o comportamento real dos OTAs estudados neste trabalho. A tecnologia SOI de canal gradual mostrou-se melhor para utilização em aplicações analógicas "low-power low-voltage"