Repositório do Conhecimento Institucional do Centro Universitário FEI
 

Engenharia Elétrica

URI permanente desta comunidadehttps://repositorio.fei.edu.br/handle/FEI/21

Navegar

Filtros

2008 - 200942010 - 201922

Configurações

Orientador: search.filters.advisor.Gimenez, S. P.Data final: 2019

Resultados da Pesquisa

Agora exibindo 1 - 10 de 26
  • Imagem de Miniatura
    Dissertação
    Distorção harmônica entre os MOSFETs implementados com os estilos de leiaute do tipo diamante híbrido e convencionais
    (2019) Aoyama, M. M.
    Na atualidade, há diferentes frentes de pesquisa (uso de novas estruturas de transistores, novos materiais, etc.) quer nas instituições de ensino, quer nos centros de pesquisa, visando a redução das dimensões do Transistor de Efeito de Campo Metal-Óxido-Semicondutor (MOSFET), para que, desta forma, possa continuar a atender a chamada Lei de Moore. Recentemente, foi proposta uma inovadora abordagem que não adiciona custos aos atuais processos de fabricação de circuitos integrados (CIs) MOS Complementar planares, chamada de MOSFET com leiaute de portas não convencionais, que são capazes de potencializar o seu desempenho elétrico em aplicações analógicas em relação ao MOSFET de geometria de porta retangular equivalente. Esta dissertação de mestrado visa realizar um estudo experimental comparativo do comportamento da distorção harmônica total normalizada pelo ganho de tensão (THD/Av) no MOSFET com leiaute de porta do tipo Diamante Híbrido (Composto pela associação paralela de 3 MOSFETs: ao centro um MOSFET do tipo Diamante e dois MOSFETs de porta retangular) em relação ao MOSFET convencional de geometria de porta retangular (CM), por se tratar de uma figura de mérito de grande importância em aplicações analógicas. O MOSFET do tipo Diamante Híbrido (HDM) foi desenvolvido devido às limitações do processo de fabricação de CIs mais sofisticados que não permitem que a região de porta seja definida de forma ortogonal à da região ativa do transistor. Os MOSFETs utilizados neste projeto de pesquisa foram fabricados com processo comercial de fabricação de CIs CMOS convencional (Bulk) de 0,18 µm da TSMC, via programa universitário Mini@sic do IMEC. O Método da Função Integral foi usado para realizar o estudo da THD/Av dos MOSFETs. Esse método usa somente a curva característica de corrente contínua do MOSFET operando na região de saturação (essa curva é a de corrente entre o dreno e a fonte em função da tensão entre a porta e a fonte). Um dos principais resultados obtidos mostra que o HDM com um ângulo alfa (a) igual a 45° é capaz de reduzir a THD/Av cerca de 6,4 dB para uma sobretensão de porta igual a 600 mV quando comparado ao CM, isso ocorre porque o MOSFET do tipo Diamante Híbrido com ângulo a igual a 45° apresentou um ganho de tensão intrísico maior que à do CM, visto que a THD/Av é fortemente dependente do ganho de tensão desses dispositivos
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
  • Imagem de Miniatura
    Dissertação
    Estudo da transcondutância e da razão da transcondutância sobre a corrente de dreno SOI nMOSFET de porta em formato de anel circular utilizando tecnologia SOI CMOS de 0,13 um
    (2008) Silva, W. A. J.
    Neste trabalho é apresentado o estudo comparativo entre o comportamento da transcondutãncia e da razão da transcondutãncia em função da corrente de dreno normalizada em função da razão de aspecto do SOI nMOSFET convencional e o de porta circular, parcialmente depletados dde tecnologia de 0,13um, que foram fabricados no IMEC Bélgica. Os efeitos de assimetria entre as regiões de fonte e dreno são considerados neste trabalho. Na primeira etapa foram realizados o tratamento e análise da parte experimental, onde pode-se notar que nas curvas da corrente de dreno normalizada versus a sobretensão de porta, para valores maiores que 600 mV, o dispositivo de porta em anel circular na configuração de dreno interno, apresenta maiores valores de corrente de dreno se comparado com os demais. Buscando-se entender este aumento, realizaou-se o logaritmo da curva da corrente de dreno normalizada pelo fator geométrico em função da sobretensão de porta, onde verificou-se que a configuração de dreno interno apresenta o efeito do transistor bipolar parasitário, para valores de Vds maiores que 200mV. Tentando confirmar este feito, realizaou-se novos ensaios, onde foi possível comprovar o efeito do transistor bipolar parasitário, determinando-se valores de acionamento e desacionamento do mesmo. Posteriormente foi determinado o valor da transcondutãncia e novamente para asm mesmas condições, verificou-se o efeito do transistor bipolar parasitário, determinando os pontos de acionamento e desacionamento. Para as curvas da razão da transcondutância sobre a corrente de dreno em função da corrente de dreno normalizada pela razão de aspecto, a qual é utilizada para aplicações analógicas, como por exemplo amplificadores operacionais de transcondutância (OTA), verificou-se que o SOI MOSFET de porta em anel circular na configuração dreno externo apresentou maiores valores nas regiões de inversão fraca e moderada, sendo ideal para aplicações de alto ganho de tensão. Na região de inversão forte, onde busca-se maiores respostas de frequência, os dispositivos circulares apresentaram resultados similares ao convencional. Na segunda etapa foram realizadas simulações numérica tridimensionais, onde verificou-se que o SOI nMOSFET de porta em anel circular na configuração de dreno externo apresentou maiores valores na região de inversão fraca e moderada, na região de inversão forte, indicada para resposta em frequência, os dispositivos circular e convencional apresentaram resultados similares.
  • Imagem de Miniatura
    Dissertação
    Estudo comparativo da tensão de limiar, comprimento efetivo de canal, resistência série de fonte e dreno e de gm/IdsxIds/(W/L) entre o cynthia e o PSG com tecnologias de canal convencional e gradual
    (2009) Oliveira, D. R.
    A crescente demanda por dispositivos eletrônicos integrados com baixa potência e baixa tensão motiva a comunidade científica na busca de novas tecnologias que supram estas necessidades. Atualmente, os dispositivos MOSFETs com porta circundante apresentam grande potencial para o futuro dos circuitos analógicos com baixa potência e baixa tensão. Dentre estes dispositivos destacam-se o "Pillar Surrounding Gate" (PSG), de seção transversal quadrada e o Cynthia, de seção transversal circular. Neste trabalho é apresentado o estudo comparativo entre o PSG e o Cynthia SOI nMOSFETs com tecnologias convencional e de canal gradual, visando aplicações analógicas. Para tanto, através do editor de estruturas semicondutoras DevEdit3D, foram geradas estruturas tridimensionais dos dispositivos PSG e CYNNTHIA nMOSFETs de canal convencional e gradual. No caso dos dispositivos de canal convencional, foram geradas estruturas variando-se o comprimento e a largura de canal, e para os dispositivos com canal gradual, foi variado o comprimento da região de dopagem natural ("low doped"). Devido à geometria da seção transversal do dispositivo PSG SOI nMOSFET ser quadrada, o mesmo possui forte influência dos cantos em seu comportamento, ao contrário do Cynthia SOI nMOSFET cuja seção transversal é circular e isenta de tais efeitos por não apresentar cantos, o que lhe confere um melhor controle do canal. Foram realizadas simulações numéricas tridimensionais (ATLAS), a fim de determinar as curvas características da corrente entre fonte e dreno em função da tensão entre porta e fonte dos dispositivos PSG e Cynthia de canal convencional e gradual. A partir destas curvas foi possível extrair importantes figuras de mérito tais como: tensão de limiar, inclinação de sub-limiar, resistência série, transcondutãncia e a razão da transcondutância pela corrente entre fonte e dreno normalizada em relação ao fator geométrico [gm/IDsxIDs/(W/L). Quando se observa os valores de gm/IDsxIDs/(W/L) com os dispositivos operando nas mesmas condições de polarização, verifica-se grande superioridade do dispositivo Cynthia sobre o PSG (20% nas regiões de inversão fraca e moderada), independentemente do canal ser convencional ou gradual. Comparando-se os mesmos dispositivos, porém com relação a tecnologia de canal utilizada, convencioonal ou gradual, podemos observar que os dipositivos com o canal gradual apresentam melhores valores de gm/IDsxIDs/(W/L) do que os dispositivos de canal convencional, nas regiõe de inversão fraca e moderada. Portanto, assim como os dispositivos Cynthia são superiores comparados aos dispositvos PSG, da mesma forma, quando compara-se os dispositivos de canal gradual com os dispositivos de canal convencional, verifica-se que os dispositivos de canal gradual também são superiores comparados aos dispositivos de canal convencioanl. Logoa tanto os dispositivos Cynthia, independentemente da tecnologia de canal, quanto os dispositivos de canal gradual, independemente de serem Cynthia ou SPG, são excelentes alternativas para aplicações de circuitos integrados analógicos
  • Imagem de Miniatura
    Dissertação
    Estudo de SOI MOSFETs com estilos de leiaute não convencionais el altas temperaturas
    (2015) Galembeck, E. H. S.
    Neste trabalho, o impacto dos efeitos das altas temperaturas são experimentalmente investigado ao longo de uma grande faixa de temperatura (300 K a 573 K) considerando os estilos de leiaute hexagonal e octogonal usados para implementar Silicon-On-Insulator (SOI) Metal-Oxide-Semiconductor (MOS) Field Effect Transistors (MOSFETs) intitulados de SOI MOSFET do tipo Diamante (Diamond SOI MOSFET, DSM) e SOI MOSFET do tipo OCTO (OCTO SOI MOSFET, OSM), respectivamente, em comparação aos seus respectivos SOI MOSFETs do tipo convencional equivalente (Conventional SOI MOSFET, CSM), ou seja, com estilo de leiaute de porta retangular. Os transistores foram fabricados no Laboratório de Microeletrônica da Universidade Católica de Louvain (Microelectronics Laboratory of the Université Catholique de Louvain - UCL) na Bélgica, usando a tecnologia Complementary MOS (CMOS) SOI totalmente depletado de 1 µm. Os resultados experimentais demonstram que os DSMs e os OSMs são capazes de manter ativo o efeito de canto longitudinal (Longitudinal Corner Effect -LCE) e o efeito de associação paralela de SOI MOSFETs com a mesma largura de canal e diferentes comprimentos de canal (PArallel Connection of Different Channel Lenghts Effects - PAMDLE) na sua estrutura em condições de altas temperaturas, mostrando excelentes resultados nos principais parâmetros analógicos e digitais em comparação aos seus respectivos CSMs equivalentes, como por exemplo: a corrente entre dreno e fonte (IDS), onde os ganhos podem chegar a 208% no caso do DSM e 179% para o OSM; para a razão da transcondutância (gm) em função de IDS (gm/IDS) em regime de inversão moderada o DSM apresentou ganhos de até 30% e para o OSM o ganho pode chegar a 24%, e a frequência de ganho de tensão unitário (fT) apresentou ganhos de até 157% e 175% para o DSM e o OSM, respectivamente. Além disso, o DSM e o OSM são capazes de reduzir a resistência de dreno de estado ligado (RON) em até 60% e 59%, respectivamente. E um importante resultado que o OSM apresentou, quando ele está submetido em altas temperaturas, foi a redução da corrente de fuga de dreno (ILEAK) em até 86% em relação ao seu CSM equivalente. Portanto, os estilos de leiaute hexagonal e octogonal podem ser considerados uma técnica alternativa para potencializar o desempenho elétrico dos SOI MOSFETs para operar em ambientes hostis de altas temperaturas, sem qualquer custo adicional para o atual e estabelecido processo de fabricação SOI CMOS de circuitos integrados (ou seja, apenas mudança de leiaute).
  • Imagem de Miniatura
    Dissertação
    Implementação das leiautes e estudo comparativo experimental entre MOSFETs planares de potência fabricados com diferentes estilos de leiaute
    (2015) Silva, G. A.
    reduzir as dimensões do dispositivo e melhorar o desempenho elétrico dos transistores de efeito de campo Metal-Óxido-Semicondutor (MOSFETs). Uma vertente que surge como uma alternativa sem gerar custos adicionais para o processo de fabricação de circuitos integrados (CIs) planares Complementar Metal-Óxido-Semicondutor (CMOS) é o uso de geometrias alternativas às convencionais (retangulares) em MOSFETs, que possam potencializar o desempenho elétrico desses transistores. Estudos anteriores já evidenciaram que o uso dessas geometrias não convencionais em MOSFETs, tanto na tecnologia planar quanto na tecnologia tridimensional, podem melhorar o desempenho elétrico analógico e digital desses transistores. Dentro desse contexto, esse trabalho tem por objetivo estudar esses diferentes estilos de leiaute (Diamante, OCTO, Fish e Wave) como célula básica de MOSFETs Planares de Potência (MPPs), desde a etapa inicial de concepção do leiaute, passando pela fabricação, até a caracterização de seus parâmetros analógicos e digitais. Esse trabalho mostra que o desempenho elétrico dos MPPs foi melhorado utilizando os estilos de leiaute Diamante, OCTO, Fish e Wave em diversas condições de polarização em relação ao implementado com MOSFETs com porta retangular (Multi-dedos), onde o estilo de leiaute Diamante reduziu em até 80% a resistência de estado ligado, por exemplo, e o estilo de leiaute Wave reduziu a área de silício utilizada em quase 10%, além de reduzir a tensão de ruptura, demonstrando que as diversas aplicações de MPP podem utilizar os estilos de leiaute não convencionais para melhorarem seus desempenhos e/ou reduzirem suas áreas de silício. Também se pôde constatar que as restrições de regras de projeto impostas pelos fabricantes de semicondutores podem ser superadas, evidenciando a possibilidade de esses estilos serem implementados em escala industrial..
  • Imagem de Miniatura
    Dissertação
    Implementação em FPGA de um microcontrolador 8051 a partir do código VHDL e geração automática de leiaute dos blocos ULA e RAM utilizando as ferramentas de CAD da mentor graphics
    (2014) Khatchadourian, Filipe Antoine.
    O crescente mercado de smartphones, tablets e sensores para automação pessoal, predia e industrial tem impulsionado a utilização eletrônica embarcada nas diferentes aplicações de Circuitos integrados (CIs) atuais. O ponto central destas tecnologias são os circuitos integrados digitais. Microcontroladores e microprocessadores têm suas características elétricas e desempenho aprimorado ao mesmo tempo em que novas tecnologias de fabricação de Circuitos Integrados possibilitam um número maior de transistores por unidade área. A demanda por objetos de CIs para aplicações específicas tem crescido e, com ela, a necessidade por técnicas e ferramentas que desenvolvam leiautes com muita precisão e velocidade. Dentro deste contexto, este trabalho tem por objetivo a formação de recursos humanos na área de fabricação de CIs. Utilizando ferramentas em versão de demonstração descreve e implementa um fluxo de projeto para a criação de leiautes de CIs Digitais utilizando como estudo de caso um projeto inédito de leiaute semiautomático de um circuito de Modulação de Largura de Pulso (PWM) com uso da linguagem Verilog e do software Quartus e sintetizado no software Leonardo Spectrum, o fluxo apresentado será utilizado na implementação dos blocos de RAM e ULA de um microcontrolador 8051. Para realizar a validação do VHDL usado para a implementação do 8051, utilizou-se uma placa didática de Field-Programmable Gate Array (FPGA). A concepção do leiaute de forma automático é efetuado através das ferramentas de automação de projetos eletrônicos da Mentor Graphics. Utilizando uma biblioteca de células padrão de acordo com processo de fabricação, posiciona os transistores e realiza as interconexões de modo automático através do software Pyxis Schematic. O leiaute dos blocos foi efetuado através do software Pyxis Layout.
  • Imagem de Miniatura
    Dissertação
    Estudo comparativo experimental entre o casamento do SOI nMOSFETs do tipo diamante do tipo diamante e dos seus respectivos convencionais equivalentes
    (2013) Peruzzi, V. V.
    O MOSFET de geometria de porta hexagonal (estilo de leiaute do tipo Diamante) foi especialmente projetado com o objetivo de melhorar o desempenho elétrico desses transistores, em comparação ao transistor de geometria de porta convencional (retangular). Havia sido proposto inicialmente um modelo analítico para a corrente de dreno do MOSFET do tipo Diamante, que levava em consideração apenas o efeito de canto longitudinal (Longitudinal Corner Effect, LCE) e através deste trabalho de dissertação de mestrado foi desenvolvida uma nova versão para esse modelo, que é mais precisa, e que leva em consideração o efeito da associação paralela de SOI nMOSFETs com diferentes comprimentos de canais (Parallel Association of SOI nMOSFETs with Different Channel Lenghts Effect, PAMDLE). O efeito PAMDLE tem a capacidade de reduzir o comprimento efetivo de canal de um MOSFET do tipo Diamante em relação ao seu equivalente convencional, considerando que ambos apresentam a mesma área de porta. Além disso, este novo modelo analítico para a corrente de dreno tem a capacidade de predizer o comportamento elétrico do SOI MOSFET do tipo Diamante em relação ao comportamento do seu equivalente convencional, com um erro máximo inferior a 10% para a maioria dos parâmetros estudados nesse trabalho. Adicionalmente, como foco principal deste trabalho, foi realizado o estudo comparativo experimental do casamento entre os SOI nMOSFETs do tipo Diamante e os Convencionais equivalentes, decorrente da variação do processo de fabricação CMOS de circuitos integrados (CIs), considerando-se a mesma área de porta e as mesmas condições de polarização. Observou-se que os SOI nMOSFET do tipo Diamante com ângulos a iguais a 53,1°, 90°, 126,9° e 143,1° conseguem produzir sempre os melhores casamentos entre dispositivos em relação aqueles observados nos SOI nMOSFETs Convencionais equivalentes, em média um melhor casamento em torno de 30,1%, 31,5%, 14,9% e 16,9%, respectivamente. Um outro trabalho realizado foi o estudo da predição dos valores médios dos parâmetros dos SOI nMOSFET do tipo Diamante através do modelo analítico que foi desenvolvido para o transistor do tipo Diamante, utilizando-se os dados experimentais dos SOI nMOSFETs Convencionais equivalentes, com o objetivo de fornecer informações sobre o comportamento do SOI nMOSFET do tipo Diamante aos projetistas de circuitos integrados, conhecendo-se somente os dados experimentais dos seus equivalentes convencionais. Pode-se verificar que, para todos os ângulos a da estrutura do tipo Diamante estudados, o modelo analítico da corrente de dreno é capaz de predizer os seus valores médios com um erro máximo de cerca de 9%. Neste trabalho também foi desenvolvida uma nova metodologia de validação para o modelo analítico proposto da corrente de dreno do MOSFET do tipo Diamante, que leva em consideração o LCE e o PAMDLE, através do uso dos testes estatísticos de Anderson - Darling e t-Student, respectivamente. Verificou-se que o modelo da corrente de dreno do SOI nMOSFET do tipo Diamante, que usa os dados experimentais dos SOI nMOSFETs do tipo Convencional, apresenta praticamente a mesma média que aquelas extraídas dos parâmetros elétricos dos SOI nMOSFETs do tipo Diamante para os ângulos a iguais a 53,1°, 90°, 126,9° e 143,1°, em 100% dos casos analisados.