Please use this identifier to cite or link to this item: https://repositorio.fei.edu.br/handle/FEI/398
Title: Estudo de transistores SOI MOS de perfil trapezoidal através de simulação numérica tridimensional
Authors: Martins, Luiz Gustavo Pereira
Advisor: Giacomini, R.
Issue Date: 2008
Abstract: Os dispositivos SOI MOS de múltiplas portas estão entre os transistores não planares de melhor desempenho, uma vez que, ao possuir o canal envolvido por mais de uma porta é maior o controle sobre as cargas no interior do canal, minimizando os efeitos causados pela redução das dimensões (escalamento). No processo de fabricação destes dispositivos podem ocorrer variações geométricas que eventualmente influenciam seu funcionamento elétrico. Neste trabalho é apresentado um estudo das características elétricas de dispositivos de portas triplas, não planares, construídos sobre substratos SOI, quando submetidos a variações geométricas de inclinação das paredes laterais e da variação de concentração de dopantes na região ativa. Foi executada uma série de simulações numéricas tridimensionais com o intuito de levantar as curvas características de corrente versus tensão dos dispositivos. A partir das curvas resultantes, foram determinadas as tensões de limiar (VTh), inclinações de sublimiar (S),transcondutâncias (gm) e condutâncias de dreno (gd). Os resultados obtidos mostraram que tanto o ângulo de inclinação das paredes laterais, como a concentração de dopantes no silício influem diretamente no desempenho dos transistores. Além da análise dos parâmetros elétricos obtidos através de simulações numéricas, também é apresentada uma extensão do modelo analítico tradicional de corrente de dreno, aplicável diretamente a transistores de paredes inclinadas. Trata-se de uma expressão fechada da corrente em função do ângulo e da polarização, para a região de saturação. O modelo é verificado comparando-se sua saída com dados de simulação.
The Multiple-gates SOI devices are high performance non-planar transistors. The inversion and depletion charge control is improved because more than one gate surrounds the channel, minimizing the effects caused by scalling. Some geometrical variations that may affect their electric behavior can occur during the manufacturing process. This work presents a three-dimensional numeric simulation study of SOI non-planar triple-gate devices, considering variations on sidewall inclination angles and doping concentrations. In order to evaluate the voltage-current characteristics, a set of three-dimensional simulations was run. The threshold voltages (VTh), subthreshold slopes (S), transconductances (gm) and drain conductances (gd) were calculated. The obtained results show that both sidewall inclination and doping concentrations have influence on the transistors performance. It s also presented an extension of the traditional analytical drain current model, directly applicable on inclined sidewalls transistors. It is a restricted expression of the current in function of the inclination angle and the saturation region bias. The model is verified comparing its exit with numeric simulation.
Keywords: Transistores
Publisher: Centro Universitário da FEI, São Bernardo do Campo
URI: https://repositorio.fei.edu.br/handle/FEI/398
Appears in Collections:Teses e Dissertações

Files in This Item:
File Description SizeFormat 
fulltext.pdf9.49 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.