Analytical model for potential in double-gate juntionless transistors
Nenhuma Miniatura disponível
Citações na Scopus
2
Tipo de produção
Artigo de evento
Data
2013-09-06
Autores
CERDEIRA, A.
ESTRADA, M.
TREVISOLI, R. D.
Rodrido Doria
Michelly De Souza
Marcelo Antonio Pavanello
ESTRADA, M.
TREVISOLI, R. D.
Rodrido Doria
Michelly De Souza
Marcelo Antonio Pavanello
Orientador
Periódico
Chip in Curitiba 2013 - SBMicro 2013: 28th Symposium on Microelectronics Technology and Devices
Título da Revista
ISSN da Revista
Título de Volume
Citação
CERDEIRA, A.; ESTRADA, M.; TREVISOLI, R. D.; DORIA, R.; DE SOUZA, M.; PAVANELLO, M. A. Analytical model for potential in double-gate juntionless transistors. Chip in Curitiba 2013 - SBMicro 2013: 28th Symposium on Microelectronics Technology and Devices. Sept. 2013.
Texto completo (DOI)
Palavras-chave
Resumo
An analytical model to calculate the potential at the surface and at the center of silicon layer for long-channel Junctionless transistors is derived and explained the basic details. The analytical model is compared with the numerical solution of the fundamental equations showing the validity of the assumptions considered. © 2013 IEEE.