Please use this identifier to cite or link to this item: https://repositorio.fei.edu.br/handle/FEI/493
Title: Influência de variações dimensionais decorrentes do processo de fabricação sobre parâmetros elétricos de FinFETs
Authors: Bühler, R. T.
Advisor: Giacomini, R.
Issue Date: 2009
Abstract: A rápida e crescente demanda por tecnologias que permitam a redução das dimensões dos transistores além dos limites físicos permitidos nos transistores planares de porta única, leva a uma nova era de dispositivos com estruturas verticais de geometrias variadas, como estruturas tridimensionais. O FinFET é um desses novos dispositivos. Este trabalho abordou alguns ods principais parâmetros elétricos envolvidos no comportamento e desempenho dos dispositivos FinFET com alertas de formato trapezoidal, destacando quais estruturas apresentam vantagens e desvantagesn de acordo com as variações decorrentes do processo de fabricação. Estudos foram realizados a partir de simulações numéricas tridimensionais de transistores FinFET com alertas de formatos trapezoidais e comprimentos de canal distintos. Foi observada a contribuição das variações dimensionais sobnre transcondutância, a condutância de saída e o ganho intrínseco de tensão que apresentou aumentos de até 1,20dB, apenas com a variação do formato de aleta. Também foram estudados outros parâmetros de suma importência, como a tensão de limiar e a inclinação de sublimiar. Os diferentes formatos de aletad, quando submetidos a uma análise AC de pequenos sinais, provaram também possuir influência sobre a frequência de ganho unitário, decorrente da mudança na capacitância de porta, devida à variação do acoplamento das cargas ativas no canal com a porta e com o substrato. Variações de até 15% na condutância de saída, como resultado da variação no formato da aleta, e de até 25%, variando-se a largura do dispositivo, foram observadas. A transcondutância possui maior dependência com o formato do dispositivo, variando até 10,11% entre alguns formatos de dispositivos. A frequência de ganho unitário obteve valor máximo para dispositivos estreitos e com canal curto, além da dependência com o formato do dispositivo. A dependência da tensão de limiar com a polarização do substrato, variando o formato do dispositivo, também foi observada. Apesar dos dispositivos terem se mostrado pouco susceptívies à variação da tensão de substrato, para alguns formatos da seção transversal a tensão de limiar apresentou variação de até 5,29%.
The fast growt on demand for technologies to reduce the dimension of transistors beyond the physical limits allowed by single-gate planar devices take us to a new era of devicces with vertical structures and various geometries, such as tri-dimensional structures. The FinFET is one of these new devices. This work addressed some of the main electrical parameters involved in the behavior and perfomance of FinFET devices with trapezoidal fin shapes, highlighting witch structures present advantages and disadvantages depending on some variations in the fabrication processes. Studies were carried out from numerical tri-dimensional simulations of FinFET transistors, with trapezoidal fin shapes and distinct channel lengths. It was observed the contribution of dimensional variations over the transcondutance, output conductance and intrinsic voltage gain that presented maximum increases up to 1.20 dB with the fin shape variation. Also, other parameters of critical importance were studied, as the threshold voltage and the subthresold slope. The different fin shapes, when submitted to a small signal AC analysis, also proved to have influence on the unit-gain frequency, due to the changes in the gate capacitance, caused by variations on channel charges coupling with the gate and substrate. Variations up to 15% on output conductance, as a result of fin shape variation, and up to 25%, varying the device width, were observed. The transconductance have a higher dependence with device shape, with variations up to 10.11% among some device shapes. The unity0gain frequency has the maximum value for short channel devices, besides the bias, varying the device shape, was also observed. Although devices had shown low susceptibility to the back-gate bias, for some cross-section shapes the threshold voltage presented variations up to 5.29%.
Keywords: Nanotecnologia
Transistores
Publisher: Centro Universitário da FEI, São Bernardo do Campo
URI: https://repositorio.fei.edu.br/handle/FEI/493
Appears in Collections:Teses e Dissertações

Files in This Item:
File Description SizeFormat 
fulltext.pdf3.4 MBAdobe PDFThumbnail
View/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.